一种基于CPU/GPU异构平台的FIR滤波并行实现方法与流程

本发明涉及一种基于CPU/GPU异构平台的FIR滤波并行实现方法，属于数字通信领域。

背景技术：
FIR数字滤波器具有精确的线性相位，可以做成任意频率特性的滤波器，设计方法适应性强，实现起来结构简单，不存在稳定性问题。因此FIR滤波器被广泛应用于数字通信系统中的信号重建、相位均衡、自适应处理、图像处理和随机滤波等领域中。FIR滤波运算主要由移位寄存器、乘法器和加法器来完成。当采用大规模可编程逻辑器件(FPGA)作为FIR数字滤波器的实现载体时，由于FPGA器件的资源有限，因而直接采用乘加电路实现的FIR滤波器的最大阶数是一定的，且计算速度低、占用资源较多，无法满足实时处理要求的缺点。

技术实现要素：
本发明解决的技术问题是：克服目前软件实现FIR滤波计算速度低、占用资源较多的不足，提供一种基于CPU/GPU异构平台的FIR滤波并行实现方法，提高了计算效率，减少了大数量滤波的运行时间，实现实时滤波的效果。本发明的技术解决方案：提供了一种基于CPU/GPU异构平台的FIR滤波并行实现方法。充分利用CPU/GPU并行处理的优势，通过将FIR滤波计算密集的部分交由GPU计算，剩余部分仍由CPU负责计算，提高计算效率。在GPU计算FIR滤波时结合GPU共享内存读取数据的优势实现大数量的高速滤波。具体步骤如下：（1）将CPU内存待滤波的音频/视频数据拷贝至图形处理器GPU显存中；（2）根据步骤（1）待滤波的音频/视频数据量和GPU共享内存大小合理布局GPUkernel函数的网格结构；（3）步骤（2）网格结构中所有线程Thread运行GPUkernel函数，通过多个Thread并行地将步骤（1）中待滤波数据从GPU显存读取到GPU共享内存；（4）每个Thread在步骤（3）共享内存上依据线性相位FIR直接型结构计算FIR滤波器的滤波结果。一个Thread计算一个滤波结果，所有Thread并行计算；（5）将步骤（4）中所有Thread计算出的FIR滤波结果从GPU显存拷贝至CP...