一种频率校准电路及其方法与流程

本发明涉及集成电路领域，特别是涉及一种频率校准电路及其方法。

背景技术：
在无线通信领域，锁相环频率综合器(PhaseLockLoop，PLL)是无线收发芯片中必不可少的一部分。锁相环电路产生稳定的，低相位噪声的一定频率的信号。在现代无线通信芯片中，由于无线通信协议的不断增多，考虑成本和市场因素，支持多频段，多模式的无线收发芯片成为主流。因此，锁相环模块需要支持多频段的输出。由于多个锁相环势必会带来功耗、面积过大的问题，宽频带单个锁相环电路成为了市场的主流。锁相环电路中，压控振荡器(VoltageControlOscillator，VCO)是产生频率的核心模块，宽带压控振荡器一直是射频领域的研究热点。起初的宽带压控振荡器由电容变化范围较大的变容管实现，但是在有限的压控范围内，宽带压控振荡器意味着较大的调频增益(KVCO)，会导致环路相位噪声的恶化。考虑到无线通信对锁相环的相位噪声有着严格的要求，这种单一调谐线的宽带压控振荡器很快被多调谐线压控振荡器所取代。多调谐线压控振荡器利用电容阵列实现频率粗调、变容管实现频率细调。细调过程由锁相环环路实现，额外的粗调过程由自动频率校准电路(AutoFrequencyCalibration，AFC)实现。因此相对于传统锁相环，现代锁相环电路需要额外的频率校准过程。当需要使用快速锁定锁相环时，额外频率校准过程所消耗的时间相当可观。因此，宽带锁相环技术需要高速高精度频率校准技术来降低额外的锁定时间，以实现快速锁定的目的。最早的闭环校准计数由于其需要大量的闭环锁定时间早已被淘汰，不再赘述。近些年的频率校准技术主要基于参考频率信号周期，以时间-电压转换电路(TimeVoltageConverter，TVC)或者计数为采样手段，前者精度较高，但只适用整数分频，后者速度精度的提高需要更高速的逻辑电路，优化设计复杂。公开号为CN103312323A的专利，采用的对参考频率信号和振荡器输出被环路中分频器分频得到的信号进行计数，即对环路中鉴频鉴相器的两个输入信号进行计数，由于这两个信号频率相差较小以及参考频率信号较低，故需要较长的时间才能分辨。公开号为CN103346790A的专利，采用对参考频率信号和振荡器输出直接计数，由于振荡器频率较大，该方法较上一种方法速度和精度都有较大提升，但是受困于数字电路工作频率和设计难度，高频电路无法应用，需要先对振荡器输出进行分频，从而降低了精度和速度。因此，如何能快速、高精度得进行锁相环的频率校准是本领域的技术人员亟待解决的问题。

技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种频率校准电路及其方法，用于解决现有技术中频率校准技术速度慢，精度低等问题。为实现上述目的及其他相关目的，本发明提供一种频率校准电路，所述频率校准电路至少包括：鉴频鉴相器、滤波器、电压设置电路、压控振荡器、÷N除法器、÷M除法器、采样电路、第一计数器、第二计数器、比较电路、逻辑控制电路；所述鉴频鉴相器连接于输入的参考频率信号和所述÷N除法器输出的反馈频率信号，用于得到所述参考频率信号和所述反馈频率信号之间的相位差；所述滤波器连接于所述鉴频鉴相器，用于对所述鉴频鉴相器的输出信号进行滤波；所述电压设置电路连接于所述滤波器，用于设定所述压控振荡器的控制电压；所述压控振荡器连接于所述电压设置电路，并受所述逻辑控制电路输出的控制比特信号的控制，用于调节振荡频率；所述÷N除法器连接于所述压控振荡器，用于对所述压控振荡器的输出信号进行分频，并反馈至所述鉴频鉴相器；所述÷M除法器连接于所述压控振荡器，用于对所述压控振荡器的输出信号进行分频，同时产生多个相位信号；所述采样电路连接于所述÷M除法器，用于对所述÷M除法器输出的除第一个相位信号外的其他相位信号进行采样；所述第一计数器连接于所述参考频率信号，用于对所述参考频率信号进行计数；所述第二计数器连接于所述÷M除法器输出的第一个相位信号，并对其进行计数；所述比较电路连接于所述压控振荡器的输入端，用于判定所述压控振荡器的控制电压是否在设定范围内，并输出判定结果；所述逻辑控制电路连接于所述采样电路、所述第一计数器、所述第二计数器及所述比较电路；根据所述采样电路、所述第一计数器、所述第二计数器的输出结果，得出总计数值，并与目标计数值比较得出差值，并将差值与最小差值进行比较，取较小差值作为下一轮比较的最小差值，根据所述差值利用二进制查找规则查找调谐线，并且输出其对应的压控振荡器的控制比特；同时根据所述比较电路的输出结果控制所述电压设置电路。优选地，还包括电荷泵，所述电荷泵连接于所述鉴频鉴相器与所述滤波器之间，用于提高增益。优选地，所述电压设置电路包括第一开关及第二开关，所述第一开关的一端连接所述滤波器的输出端，另一端连接所述压控振荡器的输入端；所述第二开关一端连接所述压控振荡器的输入端，另一端连接第一设定电压。优选地，所述÷M除法器产生4个相位信号。更优选地，所述采样电路包括3个高速触发器，所述高速触发器的信号输入端连接所述参考频率信号，时钟控制端分别连接各相位信号，输出端连接至所述逻辑控制电路。优选地，所述比较电路包括第一比较器、第二比较器及或门，所述第一比较器的正向输入端与所述第二比较器的反向输入端连接，并连接于所述电压设置电路的输出端，所述第一比较器的反向输入端连接第一参考电压，所述第二比较器的正向输入端连接第二参考电压，所述或门分别连接于所述第一比较器及所述第二比较器的输出端，所述或门的输出端连接至所述逻辑控制电路。优选地，所述逻辑控制电路包括逻辑比较模块，连接于所述逻辑比较模块的最小误差比较模块及二进制查找模块，以及连接于所述最小误差比较模块及所述二进制查找模块的选择模块。为实现上述目的及其他相关目的，本发明提供一种频率校准方法，所述频率校准方法至少包括以下步骤：步骤一：基于所述电压设置电路断开锁相环环路，并设置所述压控振荡器的控制电压为第一设定电压Vset；步骤二：基于所述÷M除法器分频产生第一数量P个相位信号；基于所述采样电路对所述参考频率信号进行采样；基于所述第一计数器对所述参考频率信号fref计数至第二数量k；在所述第一计数器的计数周期内基于所述第二计数器对第一相位信号进行计数，记为NC；记录计数周期开始以及结束时的采样值，并得到对应的象限值，分别记为Rb和Rd；计算总计数值Ntotal＝NC×P+Rd-Rb；步骤三：将总计数值Ntotal与目标计数值PkN/M进行比较得出差值，并将差值与最小差值进行比较，所述最小差值的初值为目标计数值PkN/M，取较小差值作为下一轮比较的最小差值，其中N为÷N除法器的除率，M为÷M除法器的除率；根据所述差值得出当前频率的快慢，利用二进制查找规则找出下一个调谐线，并且输出其对应的压控振荡器的控制比特；返回步骤二，继续查找调谐线，直到二进制查找完毕；步骤四：输出最小差值记录的最佳调谐线所对应的压控振荡器的控制比特，基于所述电压设置电路闭合锁相环环路，恢复闭环状态，经过第一设定时间后，锁相环环路稳定，基于所述比较电路检测所述压控振荡器的控制电压，若所述压控振荡器的控制电压超出设定范围，则返回步骤一，重新校准；若所述压控振荡器的控制电压在设定范围内，则完成校准。优选地，步骤一中，所述第一设定电压Vset为电源电压幅值的一半。优选地，步骤二中，所述采样电路在各相位信号的上升沿对所述参考频率信号进行采样。优选地，步骤三中，所述二进制查找规则为二分法。优选地，步骤四中，所述第一设定时间通过所述第二计数器的计数完成。如上所述，本发明的频率校准电路及其方法，具有以下有益效果：本发明提供了一种可以应用于宽带多模式无线通信收发机中宽带锁相环的频率校准技术。本发明的实例应用于宽带多调谐线锁相环中可以实现快速高精度的频率校准。相对于已有的频率校准技术，本发明可以在实现提高速度和精度的同时，降低数字电路的工作频率的要求，从而简化设计方法。本发明采用开环采样，基于计数的方法进行改进，增加了四相位的采样机制，从而在不提升计数频率的情况下，大大提高了采样精度，从而提升了频率分辨率，降低了单次采样所需要的计数时间。同时，本发明对压控振荡器的控制电压进行采样，对于失锁的情况下自动重新校准，避免了工作过程中的失锁。本发明中的振荡器最佳调谐线的选择算法采用了二进制查找规则，同时加入了最小误差比较机制，避免了二进制查找规则最后一步的误差，确保了所选择调谐线的中心频率最接近需要的频率。附图说明图1显示为本发明的频率校准电路示意图。图2显示为本发明中产生四个相位信号的÷2除法器示意图。图3显示为本发明的逻辑控制电路示意图。图4显示为本发明的频率校准方法流程示意图。图5显示为本发明的检测采样时序图。图6显示为本发明的频率校准方法的电压及频率变化示意图。图7显示为本发明的频率校准方法二进制查找的频率校准过程示意图。元件标号说明1频率校准电路11鉴频鉴相器12电荷泵13滤波器14电压设置电路141第一开关142第二开关15压控振荡器16÷N除法器17÷M除法器171第一D锁存器172第二D锁存器18采样电路181第一高速触发器182第二高速触发器183第三高速触发器19第一计数器20第二计数器21比较电路211第一比较器212第二比较器213或门22逻辑控制电路221逻辑比较模块222最小误差比较模块223二进制查找模块224选择模块S1～S4步骤一～步骤四fref参考频率信号Vset第一设定电压Vtune压控振荡器的控制电压Phase1第一相位信号Phase2第二相位信号Phase3第三相位信号Phase4第四相位信号Vref1第一参考信号Vref2第二参考信号Clk第一时钟信号～Clk第二时钟信号P第一数量k第二数量NC第三数量具体实施方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。如图1所示，本发明提供一种频率校准电路1，所述频率校准电路1至少包括：鉴频鉴相器11、滤波器13、电压设置电路14、压控振荡器15、÷N除法器16、÷M除法器17、采样电路18、第一计数器19、第二计数器20、比较电路21、逻辑控制电路22；如图1所示，所述鉴频鉴相器11连接于输入的参考频率信号fref和所述÷N除法器输出的反馈频率信号，用于得到所述参考频率信号fref和所述反馈频率信号之间的相位差。如图1所示，所述频率校准电路1还包括电荷泵12，所述电荷泵12连接于所述鉴频鉴相器11与所述滤波器13之间，用于提高增益。如图1所示，所述滤波器13连接于所述鉴频鉴相器11，用于对所述鉴频鉴相器11及所述电荷泵12的输出信号进行滤波。如图1所示，所述电压设置电路14连接于所述滤波器13，用于设定所述压控振荡器的控制电压Vtune。如图1所示，所述电压设置电路14包括第一开关141及第二开关142，所述第一开关141的一端连接所述滤波器13的输出端，另一端连接所述压控振荡器15的输入端；所述第二开关142一端连接所述压控振荡器15的输入端，另一端连接第一设定电压Vset。通过不同开关的切换可对所述压控振荡器的控制电压Vtune进行设定。如图1所示，所述压控振荡器15连接于所述电压设置电路14，并受所述逻辑控制电路22输出的控制比特信号控制，用于调节振荡频率，进而使所述反馈频率信号无限接近于所述参考频率信号fref。如图1所示，所述÷N除法器16连接于所述压控振荡器15，用于对所述压控振荡器15的输出信号进行分频，并反馈至所述鉴频鉴相器11进行进一步调整。如图1所示，所述÷M除法器17连接于所述压控振荡器15，用于对所述压控振荡器15的输出信号进行分频，降低所述压控振荡器15的输出频率以满足逻辑电路的工作时钟要求，同时产生多个相位信号。所述÷M除法器17可产生第一数量P个相位信号，但是所述÷M除法器17的除率M与第一数量P不存在必然联系，第一数量P个相位信号可由÷(P/2)除法器产生，所述÷M除法器17包括÷(P/2)除法器及其他除率的除法器以构成除率为M的除法器。例如，当除率M设定为16，第一数量P设定为2时，所述÷M除法器17可由一个÷8除法器和一个÷2除法器构成。在本实施例中，所述第一数量P设定为4，所述÷M除法器17包括一个÷2除法器，产生4个相位信号。如图2所示，所述÷2除法器由两个D锁存器构成，第一D锁存器171的正向输出端接所述第二D锁存器172的输入端，并输出第一相位信号Phase1；所述第一D锁存器171的反向输出端输出第三相位信号Phase3；所述第二D锁存器172的正向输出端输出第二相位信号Phase2；所述第二D锁存器172的正向输出端接所述第一D锁存器171的输入端，并输出第四相位信号Phase4；所述第一D锁存器171及所述第二D锁存器172的正向控制端接入第一时钟信号Clk，反向控制端接入第二时钟信号～Clk，所述第二时钟信号～Clk为所述第一时钟信号Clk的反信号。如图1所示，所述采样电路18连接于所述÷M除法器17，用于对所述÷M除法器17输出的除第一相位信号Phase1外的其他相位信号进行采样。如图1所示，在本实施例中，所述采样电路18包括3个高速触发器，所述高速触发器的信号输入端连接所述参考频率信号fref，第一高速触发器181的时钟控制端连接所述第二相位信号Phase2；第二高速触发器182的时钟控制端连接所述第三相位信号Phase3；第三高速触发器183的时钟控制端连接所述第四相位信号Phase4。各高速触发器的输出端连接至所述逻辑控制电路22。本发明的频率校准电路亦可推广至8相位甚至16相位，从而实现速度和精度的成倍提高。8相位可由÷4除法器产生，高速触发器的数量增加至7个；16相位可由÷8除法器产生，高速触发器的数量增加至15个。如图1所示，所述第一计数器19连接于所述参考频率信号fref，用于对所述参考频率信号fref进行计数。如图1所示，所述第二计数器20连接于所述÷M除法器17输出的第一相位信号Phase1，并对其进行计数。如图1所示，所述比较电路21连接于所述压控振荡器15的输入端，用于判定所述压控振荡器的控制电压Vtune是否在设定范围内，并输出判定结果。如图1所示，所述比较电路21包括第一比较器211、第二比较器212及或门213，所述第一比较器211的正向输入端与所述第二比较器212的反向输入端连接，并连接于所述电压设置电路14的输出端，所述第一比较器211的反向输入端连接第一参考电压，所述第二比较器212的正向输入端连接第二参考电压，所述或门213分别连接于所述第一比较器211及所述第二比较器212的输出端，所述或门213的输出端连接至所述逻辑控制电路22。所述第一参考电压大于所述第二参考电压，若所述压控振荡器的控制电压Vtune超出设定范围(大于所述第一参考电压或小于所述第二参考电压)，所述比较电路21发出信号控制所述频率校准电路1重新进行校准；若所述压控振荡器的控制电压Vtune在设定范围内，校准过程完成。如图1所示，所述逻辑控制电路22连接于所述采样电路18、所述第一计数器19、所述第二计数器20及所述比较电路21，根据所述采样电路18、所述第一计数器19、所述第二计数器20及所述比较电路21的输出结果输出所述电压设置电路14的控制信号及所述压控振荡器15的控制比特信号，对所述压控振荡器15进行粗调。如图3所示，在本实施例中，所述逻辑控制电路22至少包括逻辑比较模块221、最小误差比较模块222、二进制查找模块223及选择模块224。所述逻辑比较模块221将比较得出的差值输出给所述最小误差比较模块222及所述二进制查找模块223；所述最小误差比较模块222将所述逻辑比较模块221输出的差值与当前最小差值进行比较不断更新最小差值；所述二进制查找模块223根据所述逻辑比较模块221输出的差值查找所述压控振荡器15的控制比特信号。在二进制比较过程中，所述选择模块224输出所述二进制查找模块223中记录的所述压控振荡器15的控制比特信号。当所有二进制比较完成时，所述选择模块224输出所述最小误差比较模块222中记录的所述压控振荡器15的控制比特信号。如图4所示，本发明提供一种频率校准方法，所述频率校准方法至少包括以下步骤：步骤一S1：基于所述电压设置电路14断开锁相环环路，并将所述压控振荡器的控制电压Vtune为第一设定电压Vset。如图1所示，利用所述逻辑控制电路22控制所述电压设置电路14中的所述第一开关141断开、所述第二开关142闭合，所述压控振荡器的控制电压Vtune连接至所述第一设定电压Vset，在本实施例中，所述第一设定电压Vset为电源电压幅值的一半，即使所述压控振荡器的控制电压Vtune设定为VDD/2。步骤二S2：基于所述÷M除法器17分频产生第一数量P个相位信号；基于所述采样电路18对所述参考频率信号fref进行采样；基于所述第一计数器19对所述参考频率信号fref计数至第二数量k；在所述第一计数器19的计数周期内基于所述第二计数器20对第一相位信号Phase1进行计数，记为第三数量NC；记录计数周期开始以及结束时的采样值，并得到对应的象限值，分别记为Rb和Rd；计算总计数值Ntotal＝NC×P+Rd-Rb。对于速度和精度的不同要求，可对第一数量P做不同的设定，第一数量P越大，速度越快、精度越高。如图1所示，本实施例中，所述第一数量P设定为4，即产生4个相位信号。如图1所示，所述第一相位信号Phase1连接至所述第二计数器20，由所述第二计数器20对其进行计数；所述第二相位信号Phase2、所述第三相位信号Phase3及所述第四相位信号Phase4连接至所述采样电路18，分别连接至所述采样电路18中的3个高速触发器的时钟控制端，所述采样电路18中的3个高速触发器的输入端接所述参考频率信号fref，分别在所述第二相位信号Phase2、所述第三相位信号Phase3及所述第四相位信号Phase4的上升沿对所述参考频率信号fref进行采样。如图5所示，在本实施例中，单次计数时间为kTref，其中第二数量k为设定的所述第一计数器19的计数值，Tref为参考频率信号fref的周期。如图5所示，在单次计数时间kTref内，所述第二计数器20对所述第一相位信号Phase1从1开始计数至NC。如图5所示，所述第二相位信号Phase2、所述第三相位信号Phase3及所述第四相位信号Phase4对参考频率信号fref进行采样，在单次计数时间kTref内，记录开始和结束时的采样值，并确定开始和结束时参考频率信号fref上升沿所在的所述第一相位信号Phase1的象限，分别记为Rb和Rd，并计算总计数值Ntotal＝NC×P+Rd-Rb。如图5所示，在本实施例中，开始时的采样值为011，其对应的上升沿在象限②，记Rb＝2；结束时的采样值为000，其对应的上升沿在象限④，记Rd＝4。在单次计数时间kTref内，总的计数周期包括中间1至Nc的计数周期内的4倍计数值以及开始阶段的所述第三相位信号Phase3和所述第四相位信号Phase4的上升沿计数，即Ntotal＝NC×P+Rd-Rb＝NC×4+4-2＝NC×4+2。各采样值、象限值均为具体量测值；同样，所述第一数量P也可根据实际电路要求进行设定，并不仅限于本实施例中所列举的数据。在本实施例中，不增加高速计数器，仅仅增加3个触发器，就将计数速度提高了4倍；还可以得出精度为Δf＝M/4k×fref，而以往的传统计数结构的精度为Δf＝M/k×fref，本发明的精度提高了4倍。当高速触发器允许以及锁相环输出频率比较高的情况下，本发明可以利用÷4除法器产生8相位信号，甚至÷8除法器产生16相位信号，即可实现8倍，16倍的精度及速度。步骤三S3：基于所述逻辑控制电路22，将总计数值Ntotal与目标计数值PkN/M进行比较得出差值，并将差值与最小差值进行比较，所述最小差值的初值为目标计数值PkN/M，取较小差值作为下一轮比较的最小差值，其中N为÷N除法器的除率，M为÷M除法器的除率；根据所述差值得出当前频率的快慢，利用二进制查找规则找出下一个调谐线，并且输出其对应的压控振荡器的控制比特；返回步骤二，继续查找调谐线，直到二进制查找完毕。所述调谐线具有对应的压控振荡器的控制比特，可对所述压控振荡器15内电容阵列进行控制以实现对所述压控振荡器15的输出频率的粗调。将所述调谐线对应的压控振荡器的控制比特按二进制大小顺序排列，若所述总计数值Ntotal小于目标计数值PkN/M，说明当前频率过慢，则按二进制查找规则(即二分法)，将查找范围缩小至控制比特的前半部分，反之查找范围缩小至控制比特的后半部分，并将查找到的控制比特输出。返回步骤二S2，进行下一组调谐线的查找，按照二进制查找规律，不断缩小查找范围，直至找到最后一个调谐线，此时最小差值记录的调谐线为最佳调谐线，将其对应的控制比特输出。步骤四S4：输出最小差值记录的最佳调谐线所对应的压控振荡器的控制比特，基于所述电压设置电路14闭合锁相环环路，恢复闭环状态，经过第一设定时间后，锁相环环路稳定，基于所述比较电路21检测所述压控振荡器的控制电压Vtune，若所述压控振荡器的控制电压Vtune超出设定范围，则返回步骤一，重新校准；若所述压控振荡器的控制电压Vtune在设定范围内，则完成校准。如图1所示，利用所述逻辑控制电路22控制所述电压设置电路14中的所述第一开关141闭合、所述第二开关142断开，使所述锁相环环路闭合，进入工作状态，锁相环环路进行相位调节。经过第一设定时间后，锁相环环路稳定，相位锁定，所述第一设定时间由所述第二计数器20计数实现，可根据具体电路的相应时间进行设定。当所述第二计数器20计数至所述第一设定时间后，所述比较电路21对所述压控振荡器的控制电压Vtune进行检测，若所述压控振荡器的控制电压Vtune超出设定范围，在本实施例中，所述压控振荡器的控制电压Vtune大于所述第一参考电压Vref1或小于所述第二参考电压Vref2，则返回步骤一S1，重新校准。若所述压控振荡器的控制电压Vtune在设定范围内，在本实施例中，所述压控振荡器的控制电压Vtune大于所述第二参考电压Vref2并小于所述第一参考电压Vref1，则完成校准。图6为本发明的频率校准方法的电压及频率变化，图7为二进制查找的频率校准过程。本发明在使用65nm工艺模型，利用CandenceAMS仿真工具进行仿真验证，使用VerilogA模型对锁相环部分进行建模，构建9.75GHz～11.5GHz的压控电感电容式振荡器作为所述压控振荡器15，带有6比特控制的电容阵列，参考频率25MHz。首先对高频的所述压控振荡器信号进行16分频(M＝16)，产生4相位信号。单次计数时间kTref为12倍参考频率周期(k＝12)，设定目标频率为10.6GHz。如图6所示，所述压控振荡器的控制电压Vtune刚开始设定在650mV(电源电压的一半)，所述频率校准电路根据二进制查找方法对所述压控振荡器15的调谐线进行查找，如图7所示，6比特二进制查找需要进行6次，首次查找到的控制比特为100000，此时压控振荡器15的输出频率为10.67GHz；第二次查找到的控制比特为010000，输出频率为9.931GHz；第三次查找到的控制比特为011000，输出频率为10.3GHz；第四次查找到的控制比特为011100，输出频率为10.49GHz；第五次查找到的控制比特为011110，输出频率为10.58GHz；最后一次查找到的控制比特为011111，输出频率为10.63GHz；由于最小误差比较算法的存在，环路并未选择最后一次二进制查找得到的011111，而是选择了误差更小的011110，上述频率查找过程用时3.4μs。而后锁相环进入工作状态，锁相环锁定后，所述压控振荡器的控制电压Vtune稳定在822.8mV；所述压控振荡器15的输出频率稳定在10.6GHz，与目标频率一致。由上述本发明的论证，可以得到频率精度为Δf＝M/4k×fref＝16/48×25MHz≈8.3MHz。由此可知，利用本发明的频率校准电路及方法，对于上述高频锁相环模型，实现了高精度高速频率校准。本发明的频率校准电路利用采样电路采样压控振荡器的控制电压，以判断是否失锁；÷N除法器对压控振荡器输出信号进行分频，降低压控振荡器的频率以满足逻辑电路的工作时钟要求，同时产生四相位信号；计数器对分频后的信号进行计数，以及对参考频率信号进行计数；逻辑控制电路根据计数器的值进行比较，以确定频率快慢；根据逻辑比较的结果进行二进制寻线；最小误差比较器对二进制查找的结果进行比较，选择频率误差最小的调谐线。本发明首先利用采样电路，以四相位信号中的后三个信号为时钟，对参考频率信号进行采样；同时，对参考频率信号和第一个相位信号进行计数，当参考频率信号计数值达到第二数量k时，读取另一个计数器的值以及三个相位采样的值，根据这些值进行运算，得到最终总计数值，然后与需要的频率对应的计数值比较，从而得出当前频率的快慢，接着根据二进制查找的流程，选择下一个调谐线，重复上面的过程，直到二进制查找结束。同时，在每次二进制查找结束时，都会比较得出最小误差对应的频率，最终输出最小误差对应的调谐线。本发明提供了一种可以应用于宽带多模式无线通信收发机中宽带锁相环的频率校准技术。本发明的实例应用于宽带多调谐线锁相环中可以实现快速高精度的频率校准。相对于已有的频率校准技术，本发明可以在实现提高速度和精度的同时，降低数字电路的工作频率的要求，从而简化设计方法。本发明采用开环采样，基于计数的方法进行改进，增加了四相位的采样机制，从而在不提升计数频率的情况下，大大提高了采样精度，从而提升了频率分辨率，降低了单次采样所需要的计数时间。同时，本发明对压控振荡器的控制电压进行采样，对于失锁的情况下自动重新校准，避免了工作过程中的失锁。本发明中的振荡器最佳调谐线的选择算法采用了二进制查找规则，同时加入了最小误差比较机制，避免了二进制查找规则最后一步的误差，确保了所选择调谐线的中心频率最接近需要的频率。本发明比中国专利公开号为CN103346790A的专利在相同的锁相环应用中，可以提高精度4倍，在保持精度相同的情况下，则速度可以提高4倍，突破了原有技术受困于电路工作频率的限制，利用简单的3个高速触发器实现速度和精度上的突破。同时，随着集成电路工艺的不断缩小，触发器速度不断提高，本发明亦可非常方便的推广至8相位甚至16相位，从而实现速度和进度的成倍提高，与4相位不同的是仅仅增加触发器的个数，对于算法的改动较小。同时本发明中，除了÷N除法器，触发器需要手动优化外，其余模块工作频率不高，均为Verilog代码编写，可移植性较高。综上所述，本发明的频率校准电路包括鉴频鉴相器、滤波器、电压设置电路、压控振荡器、÷N除法器、÷M除法器、采样电路、第一计数器、第二计数器、比较电路、逻辑控制电路。所述鉴频鉴相器、滤波器、电压设置电路、压控振荡器、÷N除法器构成锁相环环路。所述÷M除法器对所述压控振荡器的输出信号进行分频，并产生多个相位信号。所述采样电路对所述÷M除法器输出的除第一个相位信号外的其他相位信号进行采样。所述第一计数器对所述参考频率信号的上升沿进行计数。所述第二计数器对所述÷M除法器输出的第一相位信号上升沿进行计数。所述逻辑控制电路根据所述采样电路、所述第一计数器、所述第二计数器及所述比较电路的输出结果输出所述电压设置电路的控制信号及所述压控振荡器的控制比特信号，对所述压控振荡器进行粗调。所述比较电路用于判定所述压控振荡器的控制电压是否在设定范围内，并输出判定结果。本发明首先利用采样电路，以四相位信号中的后三个信号为时钟，对参考频率信号进行采样；同时，对参考频率信号和第一相位信号进行计数，当参考频率信号计数值达到第二数量k时，读取另一个计数器的值以及三个相位采样的值，根据这些值进行运算，得到最终总计数值，然后与需要的频率对应的计数值比较，从而得出当前频率的快慢，接着根据二进制查找的流程，选择下一个调谐线，重复上面的过程，直到二进制查找结束。同时，在每次二进制查找结束时，都会比较得出最小误差对应的频率，最终输出最小误差对应的调谐线。本发明提供了一种可以应用于宽带多模式无线通信收发机中宽带锁相环的频率校准技术。本发明的实例应用于宽带多调谐线锁相环中可以实现快速高精度的频率校准。相对于已有的频率校准技术，本发明可以在实现提高速度和精度的同时，降低数字电路的工作频率的要求，从而简化设计方法。本发明采用开环采样，基于计数的方法进行改进，增加了四相位的采样机制，从而在不提升计数频率的情况下，大大提高了采样精度，从而提升了频率分辨率，降低了单次采样所需要的计数时间。同时，本发明对压控振荡器的控制电压进行采样，对于失锁的情况下自动重新校准，避免了工作过程中的失锁。本发明中的振荡器最佳调谐线的选择算法采用了二进制查找规则，同时加入了最小误差比较机制，避免了二进制查找规则最后一步的误差，确保了所选择调谐线的中心频率最接近需要的频率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。