电压电平移位器的制作方法

本发明涉及集成电路，更具体地涉及电压电平移位器(voltage level shifter)。

背景技术：

半导体装置通常具有一个以上的直流(DC)电源电压域。这种装置包括例如DC电力的初级源(其可以是电池)，用于以不同电压提供次级电源的DC-DC转换器，用于控制所述DC-DC转换器的DC-DC控制模块，以及用于管理装置的加电、断电、待机和休眠的电力管理控制器。

电压电平移位器用作不同电压域之间的接口。电平移位器将断言信号的电压电平从初始(originating)电压域转换为适于目标电压域的电压。解除断言的信号的电压电平典型地是相同的(例如，地)。诸如芯片上系统(SoC)的复杂的半导体装置可以具有许多电平移位器。重要的是，电平移位器的功率消耗和泄漏电流被减少。

电平移位器在诸如电池供电装置的其中初级(primary)电源的稳定电压变动的应用中被经常使用。电源的对于每个域的加电的可靠性和可预测性也受到关注。在常规的电平移位器中，检测器可被添加在初级电源的域中，以检测另一个域的次级(secondary)电源是否已达到启动目标电压。然而，特别是在低功率模式中，包括这种检测器增大电路面积，消耗更多电力，并降低DC-DC转换的效率。

具有如下的电压电平移位器将是有利的：即使具有大范围的初级电源电压，所述电压电平移位器也具有低的泄漏电流而不需要隔离信号，并且具有可靠的电源加电和受控良好的输出电压。

技术实现要素：

本发明提供一种电平移位器，所述电平移位器用于提供作为在第二电压域中的输入信号的函数的在第一电压域中的输出信号，所述电平移位器包括：在 所述第一电压域中的电平移位器模块，用于提供输出信号；以及控制模块，用于控制所述电平移位器模块的操作，所述控制模块包括在第一电压域中的串联电流传导路径中连接的互补晶体管对和第一原生晶体管(native transistor)，其中，互补对的晶体管具有被连接以接收输入信号的控制节点，并且第一原生晶体管具有被连接以将所述串联电流传导路径中的电流限制为泄漏电流的控制节点。

在一个实施例中，互补对的晶体管以反相器配置被连接，以提供在所述第一电压域中的相对于所述输入信号被反转(inverted)的控制信号，来控制所述电平移位器模块。

在一个实施例中，互补对的晶体管中的每一个在所述串联电流传导路径中被连接到第一中间节点，所述第一中间节点被连接以控制所述电平移位器模块，并且所述电平移位器进一步包括：另一个晶体管，在所述串联电流传导路径中，所述另一个晶体管在第二中间节点处被连接到所述互补对的第一互补晶体管，并连接到所述第一原生晶体管，其中，所述第一互补晶体管和所述另一个晶体管是第一类型的，以及所述第一原生晶体管是所述第一类型的相反类型的。

在一个实施例中，所述第一原生晶体管的控制节点被连接到所述第二中间节点，并通过跨所述另一个晶体管的所述串联电流传导路径中的电压降被反向偏置。

在一个实施例中，与当所述另一个晶体管更导通时相比，当所述另一个晶体管相对不导通时，所述第一原生晶体管更加地被反向偏置(more reverse biased)。

在一个实施例中，另一个电流传导路径连接在所述第一中间节点和所述第二电压域的电压供给之间，用于限制在第一电压域和第二电压域之间的泄漏电流。

在一个实施例中，所述电平移位器进一步包括：第二原生晶体管，具有与所述第一原生晶体管和所述另一个晶体管的串联组合相并联的、连接到所述第二中间节点的电流传导路径，其中，如果在所述第二电压域的启动期间所述第一原生晶体管的泄漏电流不足，则所述第二原生晶体管向所述第二中间节点提供泄漏电流。

在一个实施例中，从初级电源供给所述第一电压域，以及从次级电源供给 所述第二电压域。

在一个实施例中，所述初级电源是电池。

在一个实施例中，所述电平移位器模块包括在所述第一电压域中的触发器(flip-flop)，所述触发器具有被连接以从所述控制模块接收第一控制信号的第一输入端，以及所述控制模块包括接收所述第一控制信号的重复(duplicate)元件，所述重复元件用于向所述触发器的第二输入端提供相对于所述第一控制信号反转的第二控制信号。

本发明还提供了一种电源设备。

附图说明

通过参考在附图中示出的本发明实施例的以下描述，可最佳地理解本发明连同其目的和优点。附图中的要素为简单和清楚起见而被示出，并且不一定按比例绘制。

图1是其中可以实施本发明的电源设备的示意性框图；

图2是作为示例给出的根据本发明实施例的电平移位器的示意性电路图；以及

图3是在图2的电平移位器的操作中出现的信号对于时间的曲线图。

具体实施方式

图1示出其中可以实施本发明的电源设备100。电源设备100具有提供次级调节电压V_DD1的DC-DC转换器102。次级电压V_DD1从未调节的初级电压V_DD2得到，所述未调节的初级电压V_DD2可例如由电池供给，但本发明可适用于具有其它类型的初级电源的设备100。DC-DC转换器102以调节电压V_DD1向电力管理控制器104和调节电压V_DD1的域中的其它电路模块供给电力。电力管理控制器104可以管理例如该设备100供电的装置的加电、断电、待机和休眠。

DC-DC转换器102包括DC-DC控制模块106，所述DC-DC控制模块106控制所述转换器，并被供给未调节的初级电压域V_DD2中的电力。DC-DC转换器102还包括电平移位器108，所述电平移位器108从电力管理控制器104接收次级调节电压V_DD1的域中的输入信号IN，并在初级电压域V_DD2中提供控制信号到DC-DC控制模块106。

图2示出电平移位器108的实施例200。电平移位器200提供作为第二电压域V_DD1中的输入信号IN的函数的第一电压域V_DD2中的输出信号OUT。电平移位器200包括在第一电压域V_DD2中的电平移位器模块202，用于提供输出信号OUT。电平移位器200还包括控制模块204，用于控制电平移位器模块202的操作。控制模块204包括连接在第一电压域V_DD2中的串联电流传导路径206中的互补晶体管对MN1a和MP2a以及第一原生晶体管MNA1a。互补晶体管对MN1a和MP2a具有被连接以接收输入信号IN的控制节点(栅极)，并且第一原生晶体管MNA1a具有被连接以将串联电流传导路径206中的电流I₂₀₆限制为泄漏电流的控制节点(棚极)。

当输入信号IN在第二电压V_DD1的电平被断言时，其电压可小于第一电压V_DD2。互补对的晶体管MN1a和MP2a两者都导通，这将导致串联电流传导路径206中的大电流I₂₀₆。然而，第一原生晶体管MNA1a的串联连接将电流I₂₀₆限制为MNA1a的泄漏电流。因为第一晶体管MNA1a是原生晶体管，所以其源电压可不同于其体电压，这于是增大其阈值电压V_TH并限制其泄漏电流。

在电平移位器200的该示例中，互补晶体管对MN1a和MP2a以反相器配置连接，以提供相对于输入信号IN反转的第一电压域V_DD2中的控制信号INb，来控制电平移位器模块202。

互补对的晶体管MN1a和MP2a中的每一个可在串联电流传导路径206中连接到第一中间节点208，所述第一中间节点208被连接以控制电平移位器模块202。在串联电流传导路径206中，另一个晶体管MP1a在第二中间节点210处连接到互补对的第一互补晶体管MP2a并连接到第一原生晶体管MNA1a。第一互补晶体管MP2a和所述另一个晶体管MP1a是第一类型(p型)的，并且第一原生晶体管MNA1a是第一类型的相反类型(n型)的。第一原生晶体管MNA1a可以具有连接到第二中间节点210的控制节点(栅极)，并通过跨所述另一个晶体管MP1a的串联电流传导路径206中的电压降被反向偏置。相比于所述另一个晶体管MP1a更导通时，当所述另一个晶体管MP1a相对不导通时，第一原生晶体管MNA1a可以更加地被反向偏置。

另一个电流传导路径212可连接在第一中间节点208和第二电压域的电压供给V_DD1之间，限制第一和第二电压域V_DD2和V_DD1之间的泄漏电流。

第二原生晶体管MNA2a可具有电流传导路径214，所述电流传导路径214 连接到第二中间节点210，与第一原生晶体管MNA1a和所述另一个晶体管MP1a的串联组合相并联。如果在第二电压域V_DD1的启动期间第一原生晶体管MNA1a的泄漏电流I₂₀₆不足，则第二原生晶体管MNA2a向第二中间节点210提供泄漏电流I₂₁₄。也就是说，“不足”在这里指：当第一原生晶体管MNA1a处于关断(即，死状态)时，第一原生晶体管MNA1a不足以使第二中间节点210充电，所以第二原生晶体管MNA2a帮助使第二中间节点210充电。这可以确保：例如，在第二电压域V_DD1的启动期间，即使串联电流传导路径206的状态是不确定的，控制信号INb也被断言。

电平移位器模块202可包括触发器，所述触发器在第一电压域V_DD2中，并具有被连接以从控制模块204接收第一控制信号INb的第一输入端216。控制模块可包括接收第一控制信号INb的重复元件MN1b、MP2b、MP1b、MNA1b和MNA2b，用于向触发器的第二输入端218提供相对于第一控制信号反转的第二控制信号INbb。例如，如果控制信号INb和INbb的断言电压不完全(quite)与第一电压V_DD2一样大，这相比于仅通过控制信号INb驱动的简单互补金属氧化物半导体(CMOS)反相器配置限制了电平移位器模块202中的泄漏电流。

所示出的电平移位器200的示例具有正电压供给V_DD1和V_DD2以及地，互补对的p型金属氧化物半导体场效应晶体管(MOSFET)MP2a和MP2b连接在正电压轨(rail)侧，而n型MOSFET MN1a和MN1b在地侧。然而，将理解，导电类型和电位的极性可被反转。MOSFET MNA1a、MNA2a、MNA3a、MNA1b、MNA2b和MNA3b是原生MOSFET，其当源电压等于基板电压时具有低阈值电压V_TH。其它MOSFET MN1a、MN2a、MP1a、MP2a、MN1b、MN2b、MP1b和MP2b是阱MOSFET，并且当反向偏置时具有较低的泄漏电流。n型MOSFET MN1a、MN2a、MN1b和MN2b的基板被连接到地，以及p型MOSFET MP1a和MP2a的基板连接到MOSFET MP1a的源极。p型MOSFET MP1b和MP2b的基板连接到MOSFET MP1a的源极。

在控制模块204中，第一原生晶体管MNA1a是n型MOSFET，其漏极连接到电压供给轨V_DD2，其体部(bulk)连接到地，并且其源极连接到另一个晶体管MP1a(其是p型MOSFET)的源极。MOSFET MP1a的漏极和MOSFET MNA1a的栅极连接到节点210。互补晶体管对MN1a和MP2a分别是对称的n型和p型MOSFET。MOSFET MP2a的源极连接到节点210，并且其漏极连 接到节点208。MOSFET MN1a的漏极被连接到节点208，并且它的源极被连接到地。MOSFET MNA1a、MP1a、MP2a和MN1a在第一电压域V_DD2中的串联电流传导路径206中被串联连接。MOSFET MP1a、MP2a和MN1a的栅极并联连接以接收输入信号IN。重复元件MNA1b、MP1b、MP2b和MN1b与MOSFET MNA1a、MP1a、MP2a和MN1a是同样的，除了MOSFET MP1b、MP2b和MN1b的棚极与节点208并联连接以接收控制信号INb并提供反转的信号INbb以外。

在操作中，当供给电压V_DD1是OFF(关断)并且输入信号IN的电压为0V(地)时，MOSFET MP1a和MP2a是ON(接通)。串联电流传导路径206中的电流I₂₀₆朝着V_DD2上拉p型MOSFET MP1a和MP2a的源极并且通过MOSFET MN1b和MN3的棚极-源极电容下拉它们的漏极。电流I₂₀₆被限制为原生MOSFET MNA1a的泄漏电流，但由于p型MOSFET MP1a为ON，因此其反向偏置小。MOSFET MN1a是OFF，并且在节点208和216处的电压INb朝着V_DD2(除了跨MOSFET MNA1a、MP1a和MP2a的电压降以外)被上拉，从而接通触发器202中的n型MOSFET MN3和p型MOSFET MP4。电平移位器模块202的输出信号OUT的电压被下拉到地。在节点208处的断言电压INb接通n型MOSFET MN1b，并增大p型MOSFET MP2b和MP1b的电阻，从而增加原生MOSFET MNA1b的反向偏置。MOSFET MN1b将节点218处的电压下拉到地，从而关断触发器202中的n型MOSFET MN4和p型MOSFET MP3。

在设备100的启动期间，可能输入信号IN的电压是不确定的，且不足以完全接通p型MOSFET MP1a和MP2a以及完全关断n型MOSFET MN1a。跨p型MOSFET MP1a的电压降增加原生MOSFET MNA1a的反向偏置，从而使情形恶化。然而，第二原生晶体管MNA2a提供泄漏电流I₂₁₄到第二中间节点210，从而上拉p型MOSFET MP2a的源电压以及因此在节点208和216处的电压INb，确保了确定的、可靠的输出电压OUT。

控制模块204还包括被供给第二电压域V_DD1中的电力的反相器220和222。反相器220接收输入信号IN，并提供反转信号T1。反相器222接收反转信号T1，并提供双反转信号T2。在另一个电流传导路径212中，n型阱MOSFET MN2a的漏极连接至电压供给轨V_DD1，并且其源极连接到n型原生MOSFET MNA3a(其源极连接到节点208)的漏极。MOSFET MN2a的棚极接收反转信号T1，并且MOSFET MNA3a的栅极连接到电压供给轨V_DD2。当供给电压V_DD1是ON并且输入信号IN的电压为0V(地)时，反转信号T1接通MOSFET MN2a，从而朝着电压V_DD1和V_DD2中的较低者上拉节点208。即使电压V_DD2较高，MOSFET MN2a的栅极处的电压V_DD1也将节点208处的电压限制为V_DD1。反之，如果电压V_DD1高于电压V_DD2，则原生MOSFET MNA3a变为反向偏置，从而将节点208处的电压限制至V_DD2并限制电压轨V_DD2和V_DD1之间的泄漏。重复元件MN2b和MNA3b连接到节点218，MOSFET MN2b的棚极接收双反转信号T2用于等效功能。

当供给电压V_DD1是ON并且输入信号IN的电压是V_DD1时，棚极处的电压V_DD1接通n型MOSFET MN1a并增加p型MOSFET MP2a和MP1a的电阻，从而增加原生MOSFET MNA1a的反向偏置。MOSFET MN1a将节点208和216处的电压下拉到地，从而关断触发器202中的n型MOSFET MN3和p型MOSFET MP4。节点208处的处于地的信号INb关断n型MOSFET MN1b并接通p型MOSFET MP2b和MP1b，从而上拉节点218。触发器202中的n型MOSFET MN4和p型MOSFET MP3被接通。电平移位器模块202的输出信号OUT的电压被上拉为接近电压V_DD2。

图3示出对于初级供给电压V_DD2是4.2V、次级电压V_DD1依次是0V和1.8V、以及输入信号IN的电压依次为0V和1.8V的情况，在电平移位器200的操作中获得的电压和电流。当输入信号IN是0V时，无论次级电压V_DD1是0V还是1.8V，输出电压OUT都小于0.01mV并且从初级电源汲取的泄漏电流I_VDD2都是-0.05nA。当输入信号IN是1.8V并且次级电压V_DD1是1.8V时，输出电压OUT为4.2V并且从初级电源汲取的泄漏电流I_VDD2是-0.11nA。电平移位器200将从电源汲取的电流限制为非常低的电平，同时在初级电源电压和次级电源电压的宽变动范围之上提供明确和可靠的输出电压电平。

在前述的说明书中，已参照本发明的实施例的具体示例描述了本发明。但是，明显的是，在不偏离如所附权利要求中提出的本发明的更广泛的精神和范围的情况下，可以在其中进行各种修改和变化。

例如，这里描述的半导体基板可以是任何半导体材料或材料的组合，诸如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等，以及上述的组合。

如这里所讨论的连接可以是适于例如经由中间装置从相应节点、单元或装置传送信号或将信号传送至相应节点、单元或装置的任何类型的连接。因此，除非另外暗示或声明，否则连接可以是直接连接或间接连接。连接可关于单个连接、多个连接、单向连接或双向连接被示出或描述。

这里所描述的每个信号可被设计为正或负逻辑。在负逻辑信号的情况下，信号为有效低，其中，逻辑真(true)状态对应于逻辑电平0。在正逻辑信号的情况下，信号为有效高，其中，逻辑真状态对应于逻辑电平1。注意，这里所描述的任何信号可以被设计为负或正逻辑信号。因此，在替代实施例中，被描述为正逻辑信号的那些信号可以被实现为负逻辑信号，并且被描述为负逻辑信号的那些信号可以被实现为正逻辑信号。

当提及使得信号、状态位或类似设备分别进入到其逻辑真或逻辑假状态中时，这里使用术语“断言”或“设置”和“否定(negate)”(或“解除断言“或”清除“)。如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0。并且如果逻辑真状态是逻辑电平0，则逻辑假状态是逻辑电平1。

本领域技术人员将认识到，逻辑块之间的边界仅仅是说明性的，并且替代实施例可以合并逻辑块或电路元件，或对各种逻辑块或电路元件施加替代的功能性的分解。由此，要理解，这里描绘的架构仅仅是示例性的，并且事实上实现相同功能性的许多其它架构可以被实施。类似地，用于实现相同功能性的任何组件布置被有效地“关联”，使得期望的功能性得以实现。因此，被组合以实现特定功能性的任何两个组件可以被看作是彼此“关联”，使得实现期望的功能性，而不管架构或中间组件如何。同样地，任何两个这样关联的组件也可以被看作是彼此“可操作地连接”或“可操作地耦接”，以实现期望的功能性。

此外，例如，在一个实施例中，示出的示例可以被实现为位于单个集成电路上或同一装置内的电路装置。替代地，示例可以被实现为以合适的方式彼此互连的任何数量的分离集成电路或分离装置。

另外，例如，示例或其部分可实施为物理电路装置或可转换成物理电路装置的逻辑表示的软或代码表示，诸如在任何适当类型的硬件描述语言中。

在权利要求中，词语“包括”或“具有”不排除在权利要求中列出的那些以外的其它元件或步骤的存在。此外，如这里使用的术语“一”(a)或“一个(an)”被定义为一个或多于一个。另外，即使当同一权利要求包括引导性短语“一个或 更多个”或“至少一个”以及诸如“一”或“一个”的不定冠词时，权利要求中诸如“至少一个”和“一个或更多个“的引导性短语的使用也不应当被解释为暗示了：通过不定冠词“一”或“一个”引入另一权利要求要素将含有这种引入的权利要求要素的任何特定权利要求限制为仅包含一个这样的要素的发明。这对于定冠词的使用同样适用。除非另外声明，否则诸如“第一”和“第二”的术语用于在这种术语描述的要素之间任意地区分。由此，这些术语不一定意在指示这样的要素的时间的或其它的优先排序。在相互不同的权利要求中记载了某些措施的纯粹事实并不指示着这些措施的组合不能被有利地使用。