时脉及数据恢复装置及方法与流程

本申请涉及一种时脉及数据恢复技术，且特别涉及一种时脉及数据恢复装置及方法。

背景技术：

突发通信模式在点对多点光纤接入系统中被广为使用。近来，在建立芯片与芯片间的通信连结时，也需要突发模式的运作来节省功率消耗。功率的节省成效仰赖于此连结能多快被开启和关闭。根据突发数据来使连结开启及关闭，可使时脉及数据恢复装置降低锁定时间。然而，如何将锁定时间降低至几十个位元时间内，是最大的挑战。

因此，如何设计一个新的时脉及数据恢复装置及方法来解决上述的问题，乃为此一业界亟待解决的问题。

技术实现要素：

因此，本申请提供一种时脉及数据恢复装置，包含振荡器、取样器、相位检测器、相位旋转器及回路滤波器。振荡器产生相位相差90度的参考时脉信号及辅助时脉信号，且参考时脉信号及辅助时脉信号具有多转态边缘，转态边缘其中之一为数据取样边缘。取样器在各个转态边缘对输入数据信号进行取样，以产生多主要取样信号。相位检测器将各主要取样信号与数据取样边缘进行比较，进一步判断输入数据信号的数据转态点相对于参考时脉信号间的相位差。相位旋转器根据相位差旋转主要取样信号及该参考时脉信号的相位，以使相位检测器接收旋转后的主要取样信号及旋转后的参考时脉信号。回路滤波器产生控制信号至振荡器，以根据数据转态点相对于旋转后的参考时脉信号的相位差改变参考时脉信号和辅助时脉信号的相位。

本申请的另一态样是在提供一种时脉及数据恢复装置，包含锁相回路 单元、一对相位内插器、取样器、相位检测器、控制单元及回路滤波器。锁相回路单元配置以产生原始时脉信号。相位内插器配置以接收原始时脉信号并分别产生相位相差90度的参考时脉信号及辅助时脉信号，且参考时脉信号及辅助时脉信号具有多转态边缘，转态边缘其中之一为数据取样边缘。取样器配置以在各个转态边缘对输入数据信号进行取样，以产生多主要取样信号。相位检测器配置以将各主要取样信号与数据取样边缘进行比较，进一步判断输入数据信号的数据转态点相对于参考时脉信号间的相位差。控制单元配置以根据相位差，通过相位内插器叠加调整相位于参考时脉信号及辅助时脉信号的相位，以使相位检测器接收由取样器产生的调整后的主要取样信号，以判断数据转态点与调整后的参考时脉信号间的相位差位于预设范围。回路滤波器配置以根据相位差，通过相位内插器叠加变化相位于参考时脉信号及辅助时脉信号的相位。

本申请的又一态样是在提供一种时脉及数据恢复方法，包含：产生相位相差90度的参考时脉信号及辅助时脉信号，且参考时脉信号及辅助时脉信号具有多转态边缘，转态边缘其中之一为数据取样边缘。在各个转态边缘对输入数据信号进行取样，以产生多主要取样信号。使相位检测器将各主要取样信号与数据取样边缘进行比较，进一步判断输入数据信号的数据转态点相对于参考时脉信号间的相位差。根据相位差旋转主要取样信号及该参考时脉信号的相位，以使相位检测器接收旋转后的主要取样信号及旋转后的参考时脉信号。产生控制信号至振荡器，以根据数据转态点相对于旋转后的参考时脉信号的相位差改变参考时脉信号和辅助时脉信号的相位。

应用本申请的优点在于利用相位检测器寻找数据转态点相对于参考时脉信号间的相位差，并通过相位旋转器或是相位内插器快速地调整主要取样信号及该参考时脉信号间的相位差至预设范围，以提升相位锁定的效率，达到上述的目的。

附图说明

图1为本申请一实施例中一种电子装置的方块图；

图2为本申请一实施例中在电子装置传送的信号波形图；

图3为本申请一实施例中取样器的方块图；

图4为本申请一实施例中相位检测器的示意图；

图5为本申请一实施例中相位相对于转态边缘的范围的示意图；

图6为本申请一实施例中相位旋转器的方块图；及

图7为本申请一实施例中一种电子装置的方块图。

附图标记说明：

1：电子装置

100：振荡器

102：取样器

104：相位检测器

106：控制单元

108：相位旋转器

110：开关

112：回路滤波器

114：频宽控制器

300、302、304、306：正反器

400、402、404、406：取样单元

408：逻辑模块

410、412、414、416：XOR门

420、422：AND门

600、602、604、606：取样信号多工器

608：时脉多工器

7：电子装置

700：锁相回路单元

702、704：相位内插器

706、708：相位叠加器

710：振荡器

712：相位频率检测器

714：锁相回路滤波器

具体实施方式

图1为本申请一实施例中一种电子装置1的方块图。电子装置1为锁相回路式的时脉及数据恢复装置，包含振荡器100、取样器102、相位检测器104、控制单元106、相位旋转器108、开关110及回路滤波器112。于一实施例中，振荡器100为电压控制式的振荡器，以产生参考时脉信号I-CLK及辅助时脉信号Q-CLK。

一并参照图2，图2为本申请一实施例中电子装置1传送的信号波形图。参考时脉信号I-CLK及辅助时脉信号Q-CLK的相位相差90度。参考时脉信号I-CLK包含正缘IRE及负缘IFE。辅助时脉信号Q-CLK包含正缘QRE及负缘QFE。这些转态边缘将参考时脉信号I-CLK的一周期分隔为四部分，各占据90度的相位。于一实施例中，正缘IRE被选择为数据取样边缘。

取样器102在参考时脉信号I-CLK及辅助时脉信号Q-CLK的各个转态边缘对输入数据信号IDATA进行取样，以产生对应于转态边缘IRE、IFE、QRE及QFE的主要取样信号Ir、If、Qr及Qf。主要取样信号Ir对应于数据取样边缘(即正缘IRE)。

参照图3。图3为本申请一实施例中取样器102的方块图。取样器102包含正反器300、302、304及306，各接收输入数据信号IDATA并根据参考时脉信号I-CLK及辅助时脉信号Q-CLK对输入数据信号IDATA进行取样，以产生主要取样信号Ir、If、Qr及Qf。

于一实施例中，如图1所示，相位旋转器108耦接于取样器102和相位检测器104间，并在初始状态时直接将主要取样信号Ir、If、Qr及Qf传送至相位检测器104。相位检测器104判断输入数据信号IDATA的数据转态点(如图2的数据转态点DT)相对于参考时脉信号I-CLK间的相位差。

参照图4。图4为本申请一实施例中相位检测器104的示意图。相位检测器104包含取样单元400、402、404及406及逻辑模块408。取样单元400、402、404及406在参考时脉信号I-CLK的数据取样边缘(即正缘IRE)对主要取样信号Ir、If、Qr及Qf进行取样，以产生图2所示的次要取样信号Ir_d、If_d、Qr_d及Qf_d。

次要取样信号Ir_d是对应于主要取样信号Ir。根据次要取样信号 Ir_d、If_d、Qr_d及Qf_d及主要取样信号Ir的值，将可判断输入数据信号IDATA的数据转态点DT的位置。

因此，逻辑模块408进行逻辑运算，以将各主要取样信号Ir、If、Qr及Qf与主要数据取样信号Ir和次要数据取样信号Ir_d的至少其中一者进行比较，以产生相位检测信号。

如图4所示，逻辑模块408包含XOR门(异或门)410、412、414及416和AND门(与门)420及422。

XOR门410接收次要数据取样信号Ir_d及次要取样信号If_d以产生相位检测信号PD1。次要取样信号If_d对应于由落后于数据取样边缘180度的转态边缘所取样的主要取样信号If。

XOR门412接收次要数据取样信号Ir_d及次要取样信号Qr_d以产生相位检测信号PD2。次要取样信号Qr_d对应于由落后于数据取样边缘90度的转态边缘所取样的主要取样信号Qr。

XOR门414接收主要数据取样信号Ir及次要取样信号If_d以产生相位检测信号PD3。

XOR门416接收主要数据取样信号Ir及次要取样信号Qf_d以产生相位检测信号PD4。次要取样信号Qf_d对应于由落后于数据取样边缘270度的转态边缘所取样的主要取样信号Qf。

AND门420接收相位检测信号PD1及反相的相位检测信号PD2，以产生相位检测信号PD5。

AND门422接收相位检测信号PD3及反相的相位检测信号PD4，以产生相位检测信号PD6。

根据相位检测信号PD1-PD6的逻辑电平的组合，可得到数据转态点DT相对于参考时脉信号I-CLK的相位差。于一实施例中，数据转态点DT的相位差是由数据转态点DT相对于边缘取样边缘(亦即负缘IFE)的四个状况表示。边缘取样边缘与数据取样边缘IRE的相位相差180度。

参考图5。图5为本申请一实施例中相位相对于转态边缘IFE、QRE、IRE及QFE的范围的示意图。四个状况包含：(1)「早」对应于第一象限，表示负缘IFE相对数据转态点DT领先90度以内；(2)「非常早」对应于第二象限，表示负缘IFE相对数据转态点DT领先90度至180度；(3)「晚」 对应于第四象限，表示负缘IFE相对数据转态点DT落后90度以内；(4)「非常晚」对应于第三象限，表示负缘IFE相对数据转态点DT落后90度至180度。

于一实施例中，上述的状况是由相位检测信号PD1-PD6的逻辑电平所检测。当相位检测信号PD6具有非低态时，状况是「早」。当相位检测信号PD4具有非低态时，状况是「非常早」。当相位检测信号PD5具有非低态时，状况是「晚」。当相位检测信号PD2具有非低态时，状况是「非常晚」。如图2所示，其状况是具有非低态的相位检测信号PD6，检测到的状况是「早」。

在判断数据转态点DT的相位位置后，控制单元106接收相位检测信号PD1-PD6并据以产生旋转控制信号RC。于一实施例中，控制单元106仅需要相位检测信号PD2、PD4、PD5及PD6即可产生旋转控制信号RC。

相位旋转器108接收旋转控制信号RC，以旋转相位检测器104所接收到的主要取样信号Ir、If、Qr及Qf及参考时脉信号I-CLK的相位，以使相位检测器104接收旋转后的主要取样信号R_Ir、R_If、R_Qr及R_Qf及旋转后的参考时脉信号R_CLK。旋转的目的是使数据转态点DT及旋转后的参考时脉信号R_CLK间的相位差落于预设范围中，如图5所绘示的第一及第四象限。

参照图6，图6为本申请一实施例中相位旋转器108的方块图。相位旋转器108包含取样信号多工器600、602、604及606及时脉多工器608。各取样信号多工器600、602、604及606接收Ir、If、Qr及Qf，并根据用以代表欲旋转的相位的旋转控制信号RC输出主要取样信号Ir、If、Qr及Qf其中之一以产生旋转后的主要取样信号R_Ir、R_If、R_Qr及R_Qf。

在一实施例中，当相位差位于预设范围(亦即对应于状况「早」和「晚」)时，主要取样信号Ir、If、Qr及Qf的相位不需要旋转。旋转控制信号RC将控制取样信号多工器600、602、604及606分别把自标示为「a」的输入端口的信号。

于一实施例中，当相位差并未位于预设范围，且负缘IFE领先数据转态点DT达90度至180度(亦即对应于第二象限的状况「非常早」)时，主要取样信号Ir、If、Qr及Qf的相位需要旋转以延迟90度。旋转控制信号 RC将控制取样信号多工器600、602、604及606分别把自标示为「b」的输入端口的信号，亦即主要取样信号Qr、If、Qf及Ir进行输出。这样的输出方式相当于把这些信号延迟90度。

于一实施例中，当相位差并未位于预设范围，且负缘IFE落后数据转态点DT达90度至180度(亦即对应于第三象限的状况「非常晚」)时，主要取样信号Ir、If、Qr及Qf的相位需要旋转以前移90度。旋转控制信号RC将控制取样信号多工器600、602、604及606分别把自标示为「d」的输入端口的信号，亦即主要取样信号Qf、Ir、Qr及If进行输出。这样的输出方式相当于把这些信号前移90度。

于一实施例中，当相位差并未位于预设范围，且负缘IFE领先或是落后数据转态点DT达90度至180度(亦即对应于第二象限及第三象限的状况「非常早」和「非常晚」)时，主要取样信号Ir、If、Qr及Qf的相位需要旋转以延迟或是前移180度。旋转控制信号RC将控制取样信号多工器600、602、604及606分别把自标示为「c」的输入端口的信号，亦即主要取样信号If、Qf、Ir及Qr进行输出。这样的输出方式相当于把这些信号延迟或是前移180度。

与上述的机制类似，时脉多工器608接收时脉信号I-CLK、Q-CLK及其反向信号，并根据旋转控制信号RC输出其中之一，以产生旋转后的参考时脉信号R-CLK。如图所示，时脉信号I-CLK、Q-CLK及其反向信号分别根据对应于输入端口a、b、c及d的状况输出。

控制单元106进一步产生开关控制信号SC，以在上述的状况被判断前，控制开关110为断路，并在状况被判断后，控制开关110为通路，以耦接相位检测器104及回路滤波器112。

在开关110耦接相位检测器104及回路滤波器112后，回路滤波器112产生控制电压CV以根据状况控制振荡器100改变时脉信号I-CLK、Q-CLK的相位。

由于在旋转后，相位差位于预设范围中，因此相位差只有两种可能的状况，即为「早」和「晚」。当回路滤波器112改变时脉信号I-CLK、Q-CLK的相位，以使相位差显示参考时脉信号I-CLK切换在相对于输入数据信号IDATA的数据转态点DT的领先位置和落后位置间(亦即「早」和「晚」 之间)时，相位检测器104将检测到相位锁定状况。旋转后的参考时脉信号R-CLK的边缘取样边缘(亦即负缘)将与输入数据信号IDATA的数据转态点DT对齐。

于一实施例中，电子装置1可选择性地包含频宽控制器114。控制单元106更产生频宽设定信号BW控制频宽控制器114以在开关110被控制为通路时放大回路滤波器112的频宽。更进一步地，控制单元106产生频宽设定信号BW控制频宽控制器114以在相位检测器104检测到相位锁定状况时，调整频宽到最佳值。

因此，本申请的电子装置1可通过旋转主要取样数据信号，快速地缩减数据转态点和边缘取样边缘间的相位差而降低锁定时间，并进一步降低功率消耗。更进一步地，对于回路滤波器112的频宽的动态控制更进一步降低锁定时间至几十个位元时间内，并在较高的抖动频率中有较高的抖动容忍度。

参照图7。图7为本申请一实施例中电子装置7的方块图。电子装置7为双回路(dual-loop)时脉及数据恢复装置。类似于电子装置1，电子装置7包含与图1类似获相同的取样器102、相位检测器104、控制单元106、开关110及回路滤波器112。因此这些元件将不在此赘述。

电子装置7包括锁相回路单元700及一对相位内插器702及704。于一实施例中，锁相回路单元700包含振荡器710、相位频率检测器712及锁相回路滤波器714。

振荡器710产生原始时脉信号O-CLK。相位频率检测器712接收锁相回路参考时脉信号PLLCLK及原始时脉信号O-CLK，以产生误差信号ES。锁相回路滤波器714接收误差信号ES，以产生控制信号CV控制振荡器710调整原始时脉信号O-CLK的时脉相位。

相位内插器702及704接收原始时脉信号O-CLK并分别产生相位相差90度的参考时脉信号I-CLK及辅助时脉信号Q-CLK。于一实施例中，相位内插器702直接输出原始时脉信号O-CLK做为参考时脉信号I-CLK。相位叠加器706则叠加90度的相位至相位内插器704，以使辅助时脉信号Q-CLK为参考时脉信号I-CLK叠加90度后的结果。

取样器102在时脉信号I-CLK及时脉信号Q-CLK的各个转态边缘对输 入数据信号IDATA进行取样，以产生取样信号Ir、If、Qr及Qf。相位检测器104根据主要取样信号Ir、If、Qr及Qf和时脉信号I-CLK的数据取样边缘IRE，判断输入数据信号IDATA的数据转态点DT相对于数据取样边缘IRE的相位差。其中，相位差的状况是由相位检测信号PD1-PD6的一组逻辑电平表示。

于本实施例中，当相位差并未位于预设范围时，控制单元106利用相位叠加器708，通过相位内插器702及704叠加调整相位AP于参考时脉信号I-CLK及辅助时脉信号Q-CLK的相位。

因此，相位检测器104接收由取样器102产生的调整后的主要取样信号Ir、If、Qr及Qf，以判断数据转态点DT与调整后的参考时脉信号I-CLK间的相位差。

回路滤波器112根据相位差，利用相位叠加器708叠加变化相位VP于输入至相位内插器702及704的时脉信号的相位(进一步输入至取样器102)。当变化相位VP改变输入至相位内插器702及704的时脉信号的相位，以使相位差显示参考时脉信号I-CLK切换在相对于输入数据信号IDATA的数据转态点DT的领先位置和落后位置间(亦即「早」和「晚」之间)时，相位检测器104将检测到相位锁定状况。

在一些实施例中，电子装置1、7亦称作时脉及数据恢复装置。

虽然本申请内容已以实施方式公开如上，然其并非配置以限定本申请内容，任何本领域技术人员，在不脱离本申请内容的精神和范围内，当可作各种的变动与润饰。