印刷电路板的制造方法与流程

本发明涉及用于安装芯片的空腔(cavity)的制造方法，更加详细而言，不仅将空腔简单地用作用于嵌入(embed)芯片的空间，而且在空腔的下端部的基板的表面制作隆起垫(bumppad)，来使安装在空腔的芯片与空腔下端部的封装基板的表面，以倒装芯片(flip-chip)的方式直接进行电连接。

背景技术：

目前，半导体封装技术日益实现尖端化。半导体封装技术从现有的二维(2-d)封装技术发展到2.5维(2.5-d)至3维(3-d)封装技术。即，从在基板上安装芯片的技术，向将基板的内部和基板上的三维空间都立体性地利用的技术发展。

为了缩小封装空间并对芯片层叠(diestack)进行集成，通过加工空腔(cavity)来进行的嵌入工序(embeddingprocess)，作为领先技术(leadingtechnology)而受到关注。

图1a至图1c是示出在通过现有技术制作的空腔内嵌入安装有芯片的样子的图。

参照图1a及图1b，为了制造空腔10，利用激光对预浸材料(prepreg)5进行钻孔加工，但是在进行激光钻孔加工时被蚀刻的预浸材料5的蚀刻端面并不平坦，因此不容易直接安装芯片30。为了解决这样的问题，在现有技术中，利用激光，对在将铜箔隔挡层(copperbarrier；20)形成在底部的状态下层叠的预浸材料，进行钻孔加工，从而防止预浸材料的底面受损。

换言之，当没有铜箔隔挡层20的情况下进行激光加工时，下部的树脂层因激光而受损(damage)，导致底面不平坦，从而安装芯片30变得不容易。

但是，按照现有技术，在将芯片30安装在铜箔隔挡层上时，能够单纯地将芯片30安装在空腔内，但是不容易以倒装芯片(flip-chip)的方式，直接将芯片端子与封装基板进行电连接。现有技术采用了以引线键合(wirebonding)(40)的方式，将芯片上部面的垫(pad)和基板的垫(pad)连接的技术。

最近，要安装的芯片具有数量多的端子，为了对数量多的端子进行引线键合，而在封装基板上需要更大的面积和数量多的垫(pad)，因此在仅通过引线键合来将芯片与基板连接的情况下，不仅使封装尺寸变大，而且使封装费用也增加。而且，如图1c所示，要在空腔内实现芯片叠层(diestack；50)的情况下，电连接的技术会更难。

因此，需要能够在空腔底面制作隆起垫(bumppad)来进行倒装芯片键合的工艺。虽然应用现有技术，能够单纯地在铜箔隔挡层20覆盖转印了图案的蚀刻掩模，并选择性地进行蚀刻来制造隆起垫，但是，在这种情况下，由于垫之间产生的不均匀的树脂蚀刻，使隆起垫容易剥离，或者使蚀刻的隆起垫的树脂深度产生不均匀。

现有技术文献

专利文献

1.韩国专利公开第10-2013-0096381号；

2.韩国专利授权第139,273号；

3.韩国专利授权第101,580,472号。

技术实现要素：

本发明的第一目的在于，提供一种制作隆起垫的技术，能够在空腔内安装倒装芯片。

本发明的第二目的在于，提供一种技术，在所述第一目的的基础上，能够在空腔内实现芯片层叠。

在本发明中，在与空腔区域对应的基板表面上形成隆起垫，在隆起垫上整面层叠第二绝缘层(如不含有玻璃纤维的树脂那样的、可通过喷砂工序蚀刻的绝缘层)，在与空腔区域对应的第二绝缘层的表面上，形成用于保护第二绝缘层的铜箔隔挡层，在铜箔隔挡层上整面层叠第三绝缘层(如预浸材料)，在第三绝缘层上形成铜箔电路。

然后，将仅露出空腔区域的掩模形成在外层的铜箔电路上，对表面露出的第三绝缘层进行激光钻孔来形成空腔。此时，下端设置有铜箔隔挡层，因此能够防止激光使第二绝缘层或下部的隆起垫损坏。在结束激光钻孔后，通过化学湿式蚀刻除去铜箔隔挡层，利用喷砂除去在下部露出表面的第二绝缘层，从而使预先制作的隆起垫露出。

本发明在空腔的下部底面设置有平坦且均匀的隆起垫，不仅具有单纯地将芯片插入空腔内来节省封装空间的效果，而且能够进行倒装芯片键合(flipchipbonding)，使封装基板的集成度倍增，而且也能够进行芯片层叠。结果，能够制作费用低、具有高集成度的封装基板。

附图说明

图1a至图1c是示出在按照现有技术制作的空腔内安装有芯片的样子的图。

图2a至图2f是示出本发明的空腔制造工艺的图。

具体实施方式

本发明提供一种印刷电路板的制造方法，包括：步骤a，在与要制造空腔的区域相对应的第一绝缘层上，形成转印了规定电路图案来包括隆起垫的第一铜箔；步骤b，在所述步骤a的结果结构物上，层叠形成第二绝缘层和第二铜箔；步骤c，按照规定图案，选择性地对第二铜箔进行蚀刻，从而在与所述空腔区域相对应的第二绝缘层的表面上，形成铜箔隔挡层；步骤d，在所述步骤c的结果结构物的表面上层叠形成第三绝缘层；步骤e，在第三绝缘层上，形成转印了规定电路图案的第三铜箔；步骤f，通过进行激光钻孔加工，选择性地除去露出表面的第三绝缘层，从而对空腔开口；步骤g，将仅露出要形成空腔的区域的蚀刻掩模，覆盖于表面；步骤h，除去露出表面的铜箔隔挡层；以及，步骤i，通过喷砂蚀刻，除去露出表面的第二绝缘层，从而使形成在空腔的下部的第一绝缘层上的隆起垫露出。

本发明的第二绝缘层是将不包含玻璃纤维的树脂作为主要原料的材料，所述第三绝缘层是将包含玻璃纤维的树脂或者预浸材料作为主要原料的材料，是可进行喷砂蚀刻的材料。

下面，参照图2a至图2f，详细说明本发明的空腔制造工艺及适用该空腔制造工艺的印刷电路板技术。

本发明的印刷电路板的制造工艺可以将如下结构物用作开始材料，即，在中央以树脂或者环氧树脂层等为材质的第一绝缘层上覆盖铜箔而成的结构物作为开始材料。作为本发明的优选的实施例，可使用铜箔层叠板(ccl；coppercladdedlaminate)或者载体铜箔来进行无芯(coreless)加工。

图2a是示出本发明的封装基板制造的中间结果物的图。

参照图2a，在第一绝缘层100的表面形成有转印了电路图案的第一铜箔。同时进行以往的掩模的覆盖、曝光、显影、蚀刻等一系列图形处理，从而在第一绝缘层100的表面同时制作标注为附图标记110a的一般电路、用于构成空腔底面的隆起垫110b的图案。

在一般的铜箔电路110a和隆起垫110b上层叠第二绝缘层和第二铜箔。作为本发明的第二绝缘层的优选的实施例，优选为不含有玻璃纤维(glassfiber)成分而仅含有填料(filler)成分的特殊树脂(resin)。由于本发明的第二绝缘层不含有玻璃纤维，因此可通过喷砂(sandblast)工序进行蚀刻。

按照规定的电路图案，对第二铜箔进行蚀刻，来形成铜箔隔挡层(copperbarrier；130)。留有铜箔隔挡层130的区域，大致与空腔区域相对应。层叠树脂或者一般的环氧树脂材质的第三绝缘层140。作为第三绝缘层140的优选的实施例，可以使用预浸材料(prepreg)。

在此，由于第二绝缘层130没有玻璃纤维成分，因此可在以后的工序步骤中利用喷砂工序进行蚀刻，另一方面，由于第三绝缘层140含浸有玻璃纤维成分，因此不容易通过喷砂工序进行蚀刻。必要时，进行孔加工，从而制作用于层间连接的导通孔(viahole)，进行镀铜，在外层表面形成铜箔电路150。

参照图2a，用于形成基板外层的铜箔电路150，使与要生成空腔的部位相对应的第三绝缘层140的表面露出，而铜箔电路150的其它区域，被阻焊剂(solderresist)这样的保护用绝缘膜160覆盖。

参照图2b，通过进行激光钻孔(laserdrill)工序，将露出表面的第三绝缘层烧掉并除去，从而对空腔(cavity)区域开口。此时，底部的铜箔隔挡层130用于防止下部层被激光损坏。

然后，参照图2c，覆盖如同干膜(d/f；dryfilm)那样的掩模材料，并且进行曝光、显影、蚀刻等一系列图形处理，来形成仅使空腔区域露出的蚀刻掩模170，以便能够仅除去铜箔隔挡层130。在覆盖蚀刻掩模170的状态下，能够进行化学湿式蚀刻工序，来剥离铜箔隔挡层130。图2d示出了在剥离铜箔隔挡层130之后、露出了与空腔区域相对应的第二绝缘层的表面的基板的截面。

参照图2e，在覆盖蚀刻掩模170的状态下进行喷砂(sandblast)工序，来除去露出表面的第二绝缘层130。结果，在第一绝缘层100上的空腔底面露出形成有隆起垫110b。参照图2f，最终，剥离并除去蚀刻掩模170。

其结果，参照图2f，在空腔底面形成有能够进行倒装芯片(flipchip)连接的多个隆起垫110b。

为了能够更好地理解本发明的权利要求书的范围，上述内容对本发明的特征和技术优点进行了一些改进。对于用于构成本发明的权利要求的范围的附加技术特征和优点，会在下面进行表述。本领域技术人员应当清楚，所公开的本发明的概念和特定实施例，可以在用于执行与本发明相似的目的的其他结构的设计或修改中立即使用。

为了执行与本发明相同的目的，本领域技术人员可以将本发明所公开的发明的概念和实施例，用在变更或设计为其他结构的过程中。此外，本领域技术人员可以在不脱离本发明的权利要求书的思想或范围的情况下，进行多种改进、置换及变更。

本发明在空腔的下部底面设置有平坦且均匀的隆起垫，不仅具有单纯地将芯片插入空腔内来节省封装空间的效果，而且能够进行倒装芯片键合(flipchipbonding)，使封装基板的集成度倍增，而且也能够进行芯片层叠。