高速模拟至数字转换器及其方法与流程

本公开涉及模拟至数字转换，特别涉及一种模拟至数字转换器及相关方法。

背景技术：

本领域技术人员当了解，本公开所使用的微电子学相关的术语与基本概念，例如，模拟、数字、电压、电流、信号、逻辑信号、时脉、晶体管、P通道金属氧化物半导体(PMOS)、N通道金属氧化物半导体(NMOS)、源极、栅极、漏极、电路节点、比较器、放大器、闩锁、反相器、与非门、触发器、电阻器、电流源、共模、以及差动电路。类似上述的术语与基本概念对于本领域技术人员是属现有，故在此不予赘述。

在本公开中，逻辑信号是指具有两个状态的信号：「高」和「低」，其可被重新表述为「1」和「0」。为了简化，在「高」(「低」)状态的逻辑信号是仅说明该逻辑信号是「高」(「低」)，或可替代地，逻辑信号为「1」(「0」)。此外，为了简化，引号可被省略，而且上述仅说明逻辑信号为高(低)，或可替代地，逻辑信号为1(0)，而明了这样的陈述是描述逻辑信号的状态。

当逻辑信号为「高」时，被称为生效；当逻辑信号为低时，则被称为「失效」。

时脉信号为一种周期性的逻辑信号。为了简化，以下「时脉信号」可简称为「时脉」。

如所周知，模拟至数字转换器(ADC)接收模拟信号，并且根据时脉信号所定义的取样率输出数字信号，以代表该模拟信号的取样的数值。如果取样率高，ADC转换器具有高速转换。例如，取样率为500Ms/s(每秒百万个样本)的ADC可被称为具有高速转换。从ADC所输出的数字信号为包含数个电平(level)的多电平信号。电平的数量决定ADC的分辨率：电平越多，分辨率越高。例如，输出八电平数字信号的ADC可能被认为是低解析ADC。八电平信号可由使用二进位码的三位元字元或使用温度计码(thermometer code)的七位元字元所代表。二进位码以及温度计码为本领域技术人员所知悉，故在此不予赘述。

高速低解析ADC通常使用快闪ADC架构，包括多个比较器，并且输出由ADC的分辨率所决定的数个位元的数字码。例如，八电平快闪ADC接收模拟信号，并且根据时脉信号，周期性地比较该模拟信号与七个参考电压，而产生包括了代表模拟信号的数值的七位元温度计码的数字信号。该七个参考电压为被等分的电平，其中两相邻电平之间的差异决定ADC的最低有效位元(LSB)的电平。快闪ADC为本领域技术人员所知悉，故在此不予赘述。

快闪ADC的缺点之一在于其需要L-1个比较器来输出L电平数字信号，因此，当L很大时，硬件成本可能会过高。快闪ADC的另一缺点在于其模拟信号需要与L-1个参考电压做比较，因此，当L很大时，输出模拟信号的源极装置的负载可能会过重。

故，本公开提出一种需要较少比较器且不需要将模拟信号与大量参考电压做比较的ADC。

技术实现要素：

在一具体实施例中，本公开提出一种电路，具有：输入比较器，用以接收输入电压，并且输出取决于输入的极性信号与取决于输入的时程信号；参考比较器，用以接收参考电压，并且输出取决于参考的极性信号与取决于参考的时程信号；时间至数字转换器，用以接收取决于输入的时程信号以及取决于参考的时程信号，并且输出数字信号；以及输出编码器，用以接收取决于输入的极性信号以及数字信号，并且输出将输入电压由模拟转换至数字的输出数据。输入比较器检测输入电压的极性，并且在完成输入电压的极性的检测时，使得取决于输入的时程信号生效；而参考比较器检测参考电压的极性，并且在完成参考电压的极性的检测时，使得取决于参考的时程信号生效。时间至数字转换器将取决于输入的时程以及取决于参考的时程之间的差异转换成为数字信号。

在一具体实施例中，本公开提出一种电路，包括：比较器阵列，包括第一比较器以及第二比较器，第一比较器是用以接收输入电压，并且根据时脉信号的时程输出指示输入电压的极性的第一极性信号以及指示第一极性信号已就绪的第一就绪信号，第二比较器是用以接收第一参考电压，并且根据时脉信号的时程输出指示第一参考电压的极性的第二极性信号以及指示第二极性信号已就绪的第二就绪信号；时间至数字转换器，用以接收第一就绪信号以及第二就绪信号，并且输出指示第一就绪信号以及第二就绪信号之间的相对时程的数字信号；以及输出编码器，用以接收第一极性信号以及数字信号，并且输出代表输入电压的模拟至数字转换的结果的输出数据。在一具体实施例中，比较器阵列还包括第三比较器，用以接收第二参考电压，并且根据时脉信号的时程输出指示第二参考电压的极性的第三极性信号以及指示第三极性信号已就绪的第三就绪信号；时间至数字转换器是用以进一步接收第三就绪信号；以及数字信号进一步指示第一就绪信号以及第三就绪信号之间的相对时程。在一具体实施例中，时间至数字转换器包括第一触发器电路，用以检测第一就绪信号相对于第二就绪信号的相对时程。在一具体实施例中，时间至数字转换器还包括第二触发器电路，用以检测第一就绪信号相对于第三就绪信号的相对时程。在一具体实施例中，第一参考电压是使用电阻阶梯而建立。在一具体实施例中，第一参考电压以及第二参考电压是皆使用电阻阶梯而建立。在一具体实施例中，输入电压的共模值是相同于第一参考电压的共模值，并且亦相同于第二参考电压的共模值。在一具体实施例中，第二参考电压的强度是两倍于第一参考电压的强度。

在一具体实施例中，本公开提出一种电路，包括：输入比较器，用以接收输入电压，并且输出取决于输入的取决于输入的极性信号以及取决于输入的取决于输入的就绪信号；N个参考比较器，用以分别接收N个参考电压，并且分别输出N个取决于参考的取决于参考的极性信号以及N个取决于参考的取决于参考的就绪信号，其中N为大于1的整数；时间至数字转换器，用以接收取决于输入的取决于输入的就绪信号以及N个取决于参考的取决于参考的就绪信号，并且输出数字信号，其量化取决于输入的取决于输入的就绪信号相对于N个取决于参考的取决于参考的就绪信号的相对时程；以及输出编码器，用以接收取决于输入的极性信号以及数字信号，并且输出代表输入电压的模拟至数字转换的输出数据，其中：当输入比较器完成输入电压的极性的检测时，取决于输入的取决于输入的就绪信号为生效，而且当个别参考比较器完成个别参考电压的极性的检测时，N个取决于参考的取决于参考的就绪信号的每一个为生效。在一具体实施例中，输入比较器以及N个参考比较器是由实质相同的电路所构成。在一具体实施例中，输入电压以及N个参考电压均具有相同的共模值。在一具体实施例中，时间至数字转换器包括N个触发器电路，用以分别检测取决于输入的取决于输入的就绪信号以及N个取决于参考的取决于参考的就绪信号之间的相对时程。在一具体实施例中，数字信号包括从N个触发器电路所分别输出的N个逻辑信号。在一具体实施例中，N个参考电压是平均地分布于电平﹝level〕中。在一具体实施例中，N个参考电压是使用电阻阶梯而建立。

在一具体实施例中，本公开提出一种方法，包括：接收输入电压以及包括至少第一参考电压以及第二参考电压的多个参考电压；同时分别使用输入比较器检测输入电压以及使用多个参考比较器检测多个参考电压，多个参考比较器分别包括至少第一参考比较器以及第二参考比较器，其中第一输入比较器输出取决于输入的时程信号，而且多个参考比较器输出多个取决于参考的时程信号，分别包括至少第一取决于参考的时程信号以及第二取决于参考的时程信号；进行时间至数字转换，以检测取决于输入的时程信号以及多个取决于参考的时程信号之间的相对时程；基于检测输入电压的结果，决定输入电压的极性；以及基于时间至数字转换的结果，决定输入电压的范围。在一具体实施例中，输入比较器检测输入电压的极性，并且使得取决于输入的时程信号在输入电压的极性被解析时生效，第一参考比较器检测第一参考电压的极性，并且使得第一取决于参考的时程信号在第一参考电压的极性被解析时生效，第二参考比较器检测第二参考电压的极性，并且使得第二取决于参考的时程信号在第二参考电压的极性被解析时生效。在一具体实施例中，输入比较器以及多个参考比较器是由实质相同的电路所构成。在一具体实施例中，输入电压以及多个参考电压皆具有相同的共模值。在一具体实施例中，多个参考电压是使用电阻阶梯所建立。在一具体实施例中，进行时间至数字转换包括使用多个触发器电路，用以检测取决于输入的时程信号以及多个取决于参考的时程信号之间的相对时程。

附图说明

图1绘示本公开一具体实施例的模拟至数字转换器示意图。

图2绘示描述比较器的就绪信号的时程与比较器所解析的电压信号强度的相关性的转移函数。

图3绘示本公开一具体实施例的比较器示意图。

图4绘示本公开一具体实施例的电阻阶梯。

附图标记说明：

100：模拟至数字转换器

110：比较器阵列

120、121、122、123、300：比较器

130：时间至数字转换器

131、132、133：数据触发器

140：输出编码器

310：放大器

311、312、321、322、323、324、325、326：PMOS晶体管

313、314、315、327、328：NMOS晶体管

316：节点

320：闩锁

330、340：缓冲器

331、332、341、342、360、370：反相器

380：与非门

400：电阻阶梯

410：电流源

411～417：电阻器

VI：输入电压

V1：第二参考电压

V2：第二参考电压

V3：第三参考电压

VDD：电源供应器节点

VIP、V1P、V2P、V3P、VO1P、VO2P、VO3P：第一端

VIN、V1N、V2N、V3N、VO1N、VO2N、VO3N：第二端

VCM：共模电压

CK：时脉信号

P0：第一极性信号

P0B：逻辑补数

P1：第二极性信号

P2：第三极性信号

P3：第四极性信号

R0：第一就绪信号

R1：第二就绪信号

R2：第三就绪信号

R3：第四就绪信号

D：数字信号

D1：第一中间逻辑信号

D2：第二中间逻辑信号

D3：第三中间逻辑信号

DOUT：输出数据

具体实施方式

本公开涉及模拟至数字转换。尽管本说明书描述各种例示性实施例以作为实施本公开的较佳态样，必须了解本公开概念可能以许多不同形式来体现，且不应解释为限于本说明书中所阐述的例示性实施例。确切而言，提供此等例示性实施例使得本公开将为详尽且完整，且将向本领域技术人员充分传达本公开概念的范畴。

图1绘示本公开一具体实施例的模拟至数字转换器(ADC)100功能方块图。ADC 100接收输入电压VI(其差动电路具体实施例包括第一端VIP以及第二端VIN)。此外，ADC 100亦接收多个参考电压，其例如而不受限于包括第一参考电压V1(其差动电路具体实施例包括第一端V1P以及第二端V1N)、第二参考电压V2(其差动电路具体实施例包括第一端V2P以及第二端V2N)、以及第三参考电压V3(其差动电路具体实施例包括第一端V3P以及第二端V3N)。ADC 100包括比较器阵列110、时间至数字转换器(TDC)130、以及输出编码器140。比较器阵列110，例如而不受限于，包括第一(第二、第三、第四)比较器(图1所标示的CMP)120(121、122、123)，用以根据时脉信号CK的时程，检测VI(V1、V2、V3)的极性。第一(第二、第三、第四)比较器120(121、122、123)输出第一(第二、第三、第四)极性信号P0(P1、P2、P3)与第一(第二、第三、第四)就绪信号R0(R1、R2、R3)。TDC 130接收四个就绪信号R0、R1、R2、以及R3，并且输出数字信号D。TDC 130，例如而不受限于，包括第一(第二、第三)数据触发器(DFF)131(132、133)。数字信号D包括第一(第二、第三)中间逻辑信号D1(D2、D3)。输出编码器140接收数字信号D，并且输出输出数据DOUT。第一、第二、第三、以及第四比较器120、121、122、以及123为实质相同的电路。每一个比较器接收个别电压信号(亦即，VI、V1、V2、V3)，并且根据时脉信号CK的时程，输出个别极性信号(亦即，P0、P1、P2、P3)与个别就绪信号(亦即，R0、R1、R2、R3)。个别极性信号为指示个别电压信号的极性的逻辑信号，而个别就绪信号为指示个别极性信号已经就绪的逻辑信号。例如，当R0为0时，P0尚未就绪。当R0为1且P0为1(0)时，指示P0已经就绪，而且VI为正(负)，亦即，VIP高于(低于)VIN。本公开的原理将于下文中说明。

比较器(例如，图1中的比较器120至123)进行电压信号(例如，VI、V1、V2、以及V3)的极性的检测，其开始于时脉信号的边缘(例如，图1的时脉信号CK的上升边缘)。完成检测需要一些时间。为了指示检测是否完成，比较器输出就绪信号(例如，图1的R0、R1、R2、以及R3)，其保持失效，直到检测完成。就绪信号的时程，其是由完成检测所需的时间(亦即，时脉信号CK的边缘以及就绪信号生效的间的时间间隔)所定义，取决于电压信号的强度。检测较大电压信号的极性比较容易而且需要较短的时间，因此就绪信号将较早生效。因此，就绪信号的时程反映了电压信号的强度。图2绘示描述就绪信号的时程取决于电压信号的强度的示例性转移函数。

举例而言，当电压信号的强度为100mV时，就绪信号的时程为50ps，亦即，比较器需要50ps来解析电压信号的极性。对于给定的电压信号，如果时程长于(短于)50ps，电压信号的强度必须小于(大于)100mV。通过同时检测输入电压并且检测参考电压，吾人可通过比较检测输入电压所需的时间以及检测参考电压所需的时间，决定输入电压是否在强度上大于参考电压。

复参阅图1，例如而不受限于，V1为100mV，V2为200mV，而且V3为300mV，亦即V1P、V2P、以及V3P是分别高出V1N、V2N、以及V3N达100mV、200mV、以及300mV。根据先前所讨论的，R1的时程必定大于R2的时程，其必定大于R3的时程。如果R0的时程大于R1的时程，表示VI的强度必定小于100mV。如果R0的时程小于R1的时程，但大于R2的时程，表示VI的强度必定大于100mV而小于200mV。如果R0的时程小于R2的时程，但大于R3的时程，表示VI的强度必定大于200mV，但小于300mV。如果R0的时程小于R3的时程，表示VI的强度必定大于300mV。因此，通过比较R0的时程以及R1、R2、R3的时程，可以找出VI的强度范围。TDC 130分别使用DFF 131、132、133来比较R0的时程以及R1、R2、R3的时程。DFF 131(132，133)在R1(R2、R3)的上升边缘取样R0，而获得D1(D2、D3)。如果R0的时程大于R1(R2、R3)的时程，D1(D2、D3)为0；如果R0的时程小于R1(R2、R3)的时程，D1(D2、D3)为1。此外，P0指示VI的极性：如果R0为1而且P0为1(0)，代表VI为正(负)。因此，VI的范围可以根据P0、D1、D2、以及D3而被找到，而且输出编码器140可使用下表建立输出数据DOUT来表示VI：

因此，ADC 100在效果上为三位元八阶ADC。

ADC 100在两个方面优于现有技术的快闪ADC。第一，仅需要少量的比较器。详而言之，现有技术的三位元八阶快闪ADC需要七个比较器，然而ADC 100仅需要四个比较器。第二，输入电压VI不需要与多个参考电压相比较，因此，相较于现有技术的快闪ADC，输出输入电压VI的源极装置的负载可以大幅减小。

DFF为本领域技术人员所知悉，故在此不予赘述。

图3绘示图1的比较器120的具体实施例的比较器300示意图。比较器300包括：放大器310，用以接收输入电压VI(其包括第一端VIP以及第二端VIN)，并且输出第一中间电压VO1(其包括第一端VO1P以及第二端VO1N)；闩锁320，用以接收第一中间电压VO1，并且输出第二中间电压VO2(其包括第一端VO2P以及第二端VO2N)；一对缓冲器330以及340，用以接收第二中间电压VO2，并且输出第三中间电压VO3(其包括第一端VO3P以及第二端VO3N)；第一对反相器360以及370，用以接收第三中间电压VO3，并且分别输出P0B以及P0，其中P0为上述指示输入电压VI的极性的第一极性信号，而且P0B为当P0就绪(亦即，R0为高)时的P0的逻辑补数；以及与非门380，用以接收VOP3以及VON3，并且输出R0，其为上述第一就绪信号。在本公开中，「VDD」代表电源供应器节点。放大器310包括：P通道金属氧化物半导体(PMOS)晶体管311以及312，以及N通道金属氧化物半导体(NMOS)晶体管313、314、以及315。闩锁320包括：PMOS晶体管321、322、323、324、325、以及326，以及NMOS晶体管327以及328。缓冲器330包括串级架构的第二对反相器331以及332。缓冲器340包括串级架构的第三对反相器341以及342。图3的装置与信号之间的连接的细节为不解自明，而且为本领域技术人员所熟悉者，故在此不予赘述。例如，PMOS晶体管311的源极、栅极、以及漏极端是分别连接至VDD、CK、以及VO1N；NMOS晶体管313的源极、栅极、以及漏极端是分别连接至电路节点316、VIP、以及VO1N。

当时脉信号CK为低时：NMOS晶体管315被截止，导致NMOS晶体管313以及314被截止，接着VO1P以及VO1N分别通过PMOS晶体管312以及311被拉高至VDD。结果，PMOS晶体管325以及326被截止，VO2N以及VO2P分别通过PMOS晶体管323以及324被拉高至VDD，导致VOP3以及VON3分别通过缓冲器330以及340被拉高，结果P0、P0B、以及R0皆被拉低。当时脉信号CK转变成高时：PMOS晶体管311、312、323、以及324皆被截止，NMOS晶体管313、314、以及315皆被导通，而且VO1P以及VO1N两者皆下降至接地。如果VIP(VIN)高于VIN(VIP)，VO1N(VO1P)下降得比VO1P(VO1N)更快，导致VO2N(VO2P)下降得比VO2P(VO2N)更快。结果，VO2N(VO2P)下降至接地，导致VO2P(VO2N)通过PMOS晶体管322(321)被拉高至VDD。接着，VO3P(VO3N)保持为高，VO3N(VO3P)通过缓冲器340(330)下降至低，P0(P0B)通过反相器370而生效，而且R0通过与非门380而生效，代表VI极性的检测完成后，P0已就绪。反相器(例如，331、332、341、342、360、以及370)以及与非门(例如，380)为本领域技术人员所知悉，故在此不予赘述。

当图3的比较器300被使用来实现图2的比较器120时，相同的电路亦为被使用来实现比较器121(122、123)，其分别以V1(V2、V3)取代VI，以P1(P2、P3)取代P0，以及以R1(R2、R3)取代R0。

参考电压V1、V2、以及V3可以使用，例如，图4所示的电阻阶梯400而被产生。电阻阶梯400包括电流源410以及，例如而不受限于，七个电阻器411-417。图4为本领域技术人员所不解自明者(例如，V2P是取自电阻器411以及412之间)，因此在此不予赘述。举例而不作为限制，电阻器411-417是皆为50-欧姆电阻器，而且电流源410的电流1mA；如此使得V1(其为V1P以及V1N的间的电压差)为100mV，V2(其为V2P以及V2N之间的电压差)为200mV，以及V3(其为V3P以及V3N之间的电压差)为300mV。此外，在电阻器413以及414之间有共模电压VCM，其为V1P以及V1N的平均值，亦为V2P以及V2N的平均值，亦为V3P以及V3N的平均值。为了使图1的ADC 100功能正常，如果电阻阶梯400被使用来产生参考电压V1、V2、以及V3，输入电压VI的共模值(其为VIP以及VIN的平均值)必须等于共模电压VCM。输入电压VI的共模值可以由源极电路所设定，其例如通过使用共模反馈方式来输出输入电压VI。共模反馈为本领域技术人员所知悉，故在此不予赘述。

继续参考图1，请注意TDC 130内所示仅为时间至数字转换器的示例性具体实施例。其他具体实施例亦可被使用，只要所得的数字信号D反映相对于R1、R2、以及R3的R0的相对时程。

请注意R0(R1、R2、R3)为时程信号，其于比较器120(121、122、123)完成VI(V1、V2、V3)的极性的检测时生效。TDC 130接收时程信号R0、R1、R2、以及R3，并且输出数字信号D，并且因此实现时间至数字转换的功能。

本公开在上文中已以较佳实施例公开，然熟习本项技术者应理解的是，该实施例仅用于描绘本公开，而不应解读为限制本公开的范围。应注意的是，举凡与该实施例等效的变化与置换，均应设为涵盖于本公开的范畴内。