1.一种基于FPGA的位同步时钟提取方法，其特征在于，包括以下步骤：
步骤1，外部CK信号输入信号发生模块，产生测试m序列；
步骤2，步骤1所得测试m序列经模拟信号传输模块进行信号在传输过程的衰减与波形损失模拟；
步骤3，将步骤2得到的模拟传输衰减损失的m序列通过待测信号调理模块进行输入信号处理模块前的预处理；
步骤4，将步骤3得到的m序列输入信号处理模块，在信号处理模块内经过测频与锁相，得到提取出的位同步时钟信号，并且通过显示屏模块显示。
2.如权利要求1所述的基于FPGA的位同步时钟提取方法，其特征在于，步骤2的实现包括以下步骤：
步骤2.1，步骤1所得测试m序列经过两个CMOS非门74HC04形成TTL电平；
步骤2.2，将步骤2.1处理过的m序列通过一个截止频率为300kHz的二阶有源低通滤波器与分压网络进行衰减，模拟信号在传输过程中的衰减与波形损失。
3.使用如权利要求1所述方法的装置，包括外部CK信号，其特征在于，包括信号发生模块、模拟信号传输模块、待测信号调理模块、信号处理模块、显示屏模块和键盘控制模块；所述外部CK信号输入信号发生模块，所述信号发生模块依次连接模拟信号传输模块、待测信号调理模块、信号处理模块、显示屏模块和键盘模块；
所述信号发生模块用于产生测试m序列；
所述模拟信号传输模块用于m序列滤波、衰减；
所述待测信号调理模块用于m序列放大、整形；
所述信号处理模块用于从m序列提取位同步时钟信号；
所述显示屏模块用于频率显示；
所述键盘控制模块用于控制键盘。
4.如权利要求3所述的装置，其特征在于，所述信号发生模块和信号处理模块均采用主控芯片FPGA，主控芯片FPGA为ALTERA公司的EP4CE40F23C8芯片，片内嵌入了NIOSⅡ嵌入式处理器。
5.如权利要求3所述的装置，其特征在于，所述模拟信号传输模块包括滤波器和衰减器；所述滤波器采用二阶无限增益多路负反馈巴特沃斯低通滤波器，截止频率为300MHz，运放采用TI公司THS4011高速宽带低噪声运放，电容采用村田高精度贴片电容；衰减器采用L型电路衰减。
6.如权利要求3所述的装置，其特征在于，所述待测信号调理模块包括放大模块和整形模块；所述放大模块采用TI公司的THS4011高速宽带低噪声运放进行饱和放大；整形模块采用TI公司的TLV3016芯片，且考虑到不影响占空比，选择过零比较器。
7.如权利要求3所述的装置，其特征在于，所述显示屏模块采用MD070SD电阻式触摸屏，并由主控芯片FPGA电路驱动显示位同步时钟频率，失锁时的信息提示。