本实用新型涉及电路设计技术领域，特别涉及一种电平转换电路。
背景技术：
目前在FPGA的设计中，很多场合下会使用双向信号，此时信号管脚必须使用BLVDS电平标准，但是对于使用电压型差分信号的后端芯片来说都不支持这种电平标准，因此需要做电平转换，目前的做法是差分信号线都不用加上下拉电阻，但是对于BLVDS这种电流型差分电平来说，这样做会大大影响信号质量，从而导致某些信号的误判，而使用电平转换芯片一是会影响时序，二是会增加硬件成本。
技术实现要素：
鉴于现有技术电路设计中信号输出管脚电平与后端芯片电平不匹配的问题，提出了本实用新型的一种电平转换电路，以便克服上述问题或者至少部分地解决上述问题。
依据本实用新型的一个方面，提供了一种电平转换电路，该电平转换电路包括：上拉电阻、下拉电阻、第一转换电阻、第二转换电阻、第一电容和第二电容；
所述上拉电阻一端连接电压源，另一端连接下拉电阻一端；所述下拉电阻另一端连接接地端；
所述第一电容和第二电容与下拉电阻并联；
所述第一转换电阻和第二转换电阻的一端分别连接至一对差分信号线的其中一条，另一端共同连接在所述上拉电阻和下拉电阻的连接处；
其中，所述第一转换电阻和第二转换电阻阻值相同。
可选地，所述电平转换电路用于将电流型差分信号转换为电压型差分信号。
可选地，所述电压源的电压值、所述上拉电阻与所述下拉电阻的阻值、以及所述第一转换电阻和所述第二转换电阻的阻值根据电平标准的不同进行改变。
可选地，所述上拉电阻为2.49kΩ，所述下拉电阻为1.5kΩ，所述第一电容为10μF，所述第二电容为0.01μF，所述第一转换电阻和第二转换电阻大小相同，为49.9Ω，所述电压源为3.3V。
综上所述，本实用新型的技术方案中，转换电阻可以将差分电流信号转换为电压信号，上拉电阻和下拉电阻形成直流偏置电路，可以将差分信号线的电压钳制在预定值附近，保证信号线电压值在直流偏置的基础上进行上下浮动，实现电流型差分信号到电压型差分信号的转换，使用纯硬件逻辑线路成本低，不影响时序，信号质量高，不会发生误判，具有很好的兼容性能。
附图说明
图1为本实用新型一个实施例提供的一种电平转换电路原理示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
图1为本实用新型一个实施例提供的一种电平转换电路原理示意图，如图1所示，该电平转换电路包括：上拉电阻R1、下拉电阻R2、第一转换电阻R3、第二转换电阻R4、第一电容C1和第二电容C2；上拉电阻R1一端连接电压源VCC，另一端连接下拉电阻R2一端；下拉电阻R2另一端连接接地端；第一电容C1和第二电容C2与下拉电阻R2并联；第一转换电阻R3和第二转换电阻R4的一端分别连接至一对差分信号线的其中一条，另一端共同连接在上拉电阻R1和下拉电阻R2的连接处；其中，第一转换电阻R3和第二转换电阻R4阻值相同。
优选地，该电平转换电路用于将电流型差分信号转换为电压型差分信号。
优选地，该电压源VCC的电压值、上拉电阻R1与下拉电阻R2的阻值、以及第一转换电阻R3和第二转换电阻R4的阻值根据电平标准的不同进行改变。
优选地，图1所示电平转换电路中，上拉电阻R1为2.49kΩ，下拉电阻R2为1.5kΩ，第一电容C1为10μF，第二电容C2为0.01μF，第一转换电阻R3和第二转换电阻R4大小相同，为49.9Ω，电压源为3.3V。
如图1所示的电平转换电路，连接至用于在BLVDS电流型差分信号设备和电压型差分信号设备(如采用TTL电平的芯片)之间进行信号传输的一对差分信号线上，其中，转换电阻R3和R4分别连接至该对差分信号线的一条信号线上，可以将差分电流信号转换为电压信号，上拉电阻R1和下拉电阻R2形成直流偏置电路，可以将差分信号线的电压钳制在预定值附近，保证信号线电压值在直流偏置的基础上进行上下浮动，实现BLVDS电流型差分信号到电压型差分信号的转换，第一电容C1和第二电容C2能够起到滤波作用，消除噪声，提高抗干扰能力，提高信号传输质量，电路转换采用纯硬件逻辑电路进行设计实现，实施成本低，相应快，不影响信号时序。
综上所述，本实用新型的技术方案中，转换电阻可以将差分电流信号转换为电压信号，上拉电阻和下拉电阻形成直流偏置电路，可以将差分信号线的电压钳制在预定值附近，保证信号线电压值在直流偏置的基础上进行上下浮动，实现电流型差分信号到电压型差分信号的转换，使用纯硬件逻辑线路成本低，相应快，不影响时序，信号质量高，不会发生误判，具有很好的兼容性能。
以上所述仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本实用新型的保护范围内。