一种电平位移电路的制作方法

发明属于集成电路技术领域，涉及mos栅极驱动电路，具体涉及一种电平位移电路。

背景技术：

在一些中速数模混合信号电路和数字电路中，不同的模块要在不同的速度下工作，这些电路都引入了“双重驱动”来确保一部分非关键模块能在低压下工作，而另一部分模拟和高速数字模块能够在高压下工作。为了实现“双重驱动”，电平位移电路需要用于将较低的逻辑电平转换为较高的逻辑电平以使下一级模块正常工作。传统的电平位移电路(如图1所示)存在无法转换阈值以下电平、转换功耗较大以及传播延迟时间较大的问题。因此，电平位移电路功耗、传播延时以及转换更低电压的能力也越来越引起关注。

技术实现要素：

本发明的目的，就是为了解决现有的电平位移电路功耗大，传播延时大的问题，提出了一种电平位移电路。

本发明的技术方案是：一种电平移位电路，包括核心电路模块和辅助电路模块；其特征在于，

所述核心电路模块由第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第六pmos管mp6、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4构成；其中，

第一pmos管mp1的源极接电源；第二pmos管mp2的源极接电源，其栅极与漏极互连；第三pmos管mp3的源极接电源，其栅极接第二pmos管mp2的漏极；

第一nmos管mn1的漏极接第一pmos管mp1的漏极，第一nmos管mn1的栅极接外部低压输出信号，第一nmos管mn1的源极接地；

第二nmos管mn2的漏极接第二pmos管mp2的漏极，其栅极接外部低压输出信号；

第三nmos管mn3的漏极接第二nmos管mn2的源极，第三nmos管mn3的栅极接第一pmos管mp1的漏极，第三nmos管mn3的源极接地；

第六pmos管mp6的源极接第三pmos管mp3的漏极，第四nmos管mn4的漏极接第六pmos管mp6的漏极，第四nmos管mn4的源极接地；

所述的辅助电路模块由第四pmos管mp4、第五pmos管mp5、第七pmos管mp7、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7构成；其中，

第四pmos管mp4的源极接电源，其栅极接第五pmos管mp5的漏极；第五pmos管mp5的源极接电源，其栅极与漏极互连；

第七pmos管mp7的源极接第四pmos管mp4的漏极，第七pmos管mp7的栅极接外部低压输出信号；

第五nmos管mn5的漏极接第七pmos管mp7的漏极，第五nmos管mn5的栅极接外部低压输出信号；

第六pmos管mp6的栅极和第四nmos管mn4的栅极接第七pmos管mp7的漏极；

第六nmos管mn6的漏极接第五pmos管mp5的漏极，第六nmos管mn6的栅极接外部低压输出信号的反信号；

第七nmos管mn7的漏极接第六nmos管mn6的源极，第七nmos管mn7的源极接地；

第一pmos管mp1栅极、第六pmos管mp6漏极、第四nmos管mn4漏极、第七nmos管mn7栅极的连接点为电平移位电路输出端。。

本发明的有益效果为，相对于传统电路，一方面可以使得功耗减小，另一方面可以加快转换速度，降低转换延时。

附图说明

图1为传统电平位移电路示意图；

图2为本发明的电路框图；

图3为本发明的电平位移电路的结构示意图；

图4为本发明与传统电平位移电路的输出波形对比实意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

图2为本发明的电路框图。如图所示，本方案的电平位移中添加了辅助电路模块，目的在于进一步减小转换延迟时间以及功耗。

本发明的工作原理是：

核心电路：核心电路的作用在于实现低—高和高—低工作电压的转换。

如图3所示，当输入信号in由低变高时，由于输出端信号out不能及时响应输入端信号而仍然为低电平，此时第一pmos管mp1仍开启，因为第一pmos管的过驱动电压大于第一nmos管mn1的过驱动电压，所以第三nmos管mn3依然开启。第二nmos管mn2的开启。因此，转换电流ip2会流过第二pmos管mp2、第二nmos管mn2以及第三nmos管mn3，这个电流会被镜像到第三pmos管mp3产生电流ip3，由于第六pmos管mp6开启，电流ip3试图将输出端out电位抬升到vddh。当输出端被抬升到高电平时，第一pmos管mp1关断，第三nmos管mn3关断，这意味着不会再有电流流过第二pmos管mp2、第二nmos管mn2以及第三nmos管mn3，因此也不会有电流流过第三pmos管mp3。

当输入信号in由高变低时，由于输出端信号out不能及时响应输入端信号而仍然为高电平，在不添加辅助模块时，结点qc接外部低压输出信号的反相信号，此时第六pmos管mp6关断，第四nmos管mn4开启，输出端电位被下拉。由于第二nmos管mn2关断，此时不会存在电流流过第二pmos管mp2、第二nmos管mn2以及第三nmos管mn3。由于结点qa的电位被抬升到：

vqa＝vddh-|vth|

其中vth为第二pmos管mp2的阈值电压，而流过第三pmos管mp3的电流为：

这意味着流过第三pmos管mp3的电流不完全为0，本设计添加了第六pmos管mp6，当第四nmos管mn4正在将输出端电位下拉时，第六pmos管mp6因栅极为vddl高电平而断开，解决了可能会产生电流ip3的问题。电平转换过程中电流ip3的示意图如图4(b)所示。

辅助模块：辅助电路的作用是在高—低电平转换时进一步降低转换延迟时间和转换功耗，并且当输入信号低于阈值电压时也能正确进行电平转换。

如图3所示，辅助电路的输出端与核心电路第四nmos管mn4的栅极连接。当输入信号in由高到低转换时，由于输出端信号out不能及时响应输入端信号而仍然为高电平。因此第七nmos管mn7开启，第六nmos管mn6开启，第五pmos管mp5开启，第五nmos管mn5关断，第七pmos管mp7开启。流过第五pmos管mp5、第六nmos管mn6以及第七nmos管mn7的电流ip5镜像为流过第四pmos管mp4的电流ip4，结点qc电位被上拉。使得第六pmos管mp6关断，第四nmos管mn4开启，从而将输出端电位下拉。与不添加辅助电路的电平位移模块比较，此时第四nmos管mn4的过驱动电压为vddh-vth高于vddl-vth，增强了第四nmos管mn4的下拉能力，从而减小了高—低转换的延迟时间。当输出端out降低为低时，第七nmos管mn7关断，将不会产生流过第五pmos管mp5、第六nmos管mn6以及第七nmos管mn7的电流ip5。

当输入信号in由低到高转换时，由于输出端信号out不能及时响应输入端信号而仍然为低电平第六nmos管mn6断开，第七pmos管mp7断开，第七pmos管mp7断开，第五nmos管mn5开启，使得结点qc电位下降，从而第六pmos管mp6开启以上拉输出端电位至vddh。如图4(c)所示为辅助模块在电平转换过程中产生电流的示意图。

综上可以看出，本发明所提出的电平位移电路的技术优点：相对于一般的电平位移电路，当输入信号低于阈值电压时也能正确进行电平转换，也可以进一步降低转换延迟时间和转换功耗。