一种双侧信号边沿延时可调的负压转正压控制电路的制作方法

本发明涉及集成电路技术领域。

背景技术：

功放是信号发射通道的核心器件，其工作的可靠性除了功放自身因素的影响外，与功放配套使用的外围电路的性能也是功放发挥其高性能的关键因素。功放的外围电路主要包括功放漏端稳压电路和调制电路、栅极偏置电路以及5v转-5v电路和负压转正压延时控制电路。

负压转正压延时控制电路主要保证功放电路的加电顺序，保证偏置电路先正常工作后再开启大功率mosfet，而断电时大功率mosfet的关断不能晚于偏置电路的关断。传统的负压转正压延时控制电路采用上电与断电延迟时间相同的结构，此结构虽然实现方法较简单，但断电延迟时间的存在可能会影响运放的正常关闭；而目前被广泛应用的上电与断电延时均可调的负压转正压控制电路的控制电路较为复杂且设计不够巧妙。

技术实现要素：

本发明要解决的技术问题是针对上述现有技术的不足，提供一种双侧信号边沿延时可调的负压转正压控制电路，电路简单，且可精确实现对上电与断电延迟时间的分别控制。

为解决上述技术问题，本发明所采取的技术方案是：

一种双侧信号边沿延时可调的负压转正压控制电路，包括负压转正压电路和延时控制电路，负压转正压电路连接延时控制电路；所述负压转正压电路包括第一电流源、齐纳二极管和第一施密特触发器，所述双侧信号边沿延时可调的负压转正压控制电路的负电平输入信号输入所述齐纳二极管的阳极，所述齐纳二极管的阴极分别连接所述第一电流源的电流输出端和所述第一施密特触发器的信号输入端，用于实现将所述负电平输入信号转换为正电平输出信号；所述延时控制电路实现输入信号上升沿和/或下降沿的分别延时可控。

优选地，所述延时控制电路包括反向控制开关电路、延时电路、逻辑控制电路和保护信号，所述保护信号用于确保在电路工作状态稳定之前所述延时控制电路保持稳定输出。

优选地，所述反向控制开关电路包括可控非门，当可控非门的输入端接低电压时，输出端连接至电源端，电源端的电流流入可控非门并从其输出端流出，所述输出端的电位由所述电流的大小和所述输出端连接的负载电路控制；当可控非门的输入端接高电压时，输出端连接至地，所述输出端的电位为逻辑“0”。

优选地，所述逻辑控制电路包括第二施密特触发器、多个与非门和多个非门。

优选地，所述保护信号输入所述与非门。

优选地，所述保护信号为低电平时，所述双侧信号边沿延时可调的负压转正压控制电路工作在非正常状态；所述保护信号为高电平时，所述双侧信号边沿延时可调的负压转正压控制电路工作在正常状态时。

优选地，所述保护信号为欠压保护信号、过压保护信号、过温保护信号或过流保护信号。

优选地，所述双侧信号边沿延时可调的负压转正压控制电路包括缓冲器，所述缓冲器设计在最后一级，用于驱动下级电路。

采用上述技术方案所产生的有益效果在于：本发明提供一种双侧信号边沿延时可调的负压转正压控制电路，电路简单，可精确实现对上电与断电延迟时间的分别控制，且电路多为逻辑门电路，静态功耗小，具有极高的工艺灵活性和可靠性，可广泛应用于电源管理类集成电路的设计中。

附图说明

图1是本发明实施例1的电路原理图；

图2是本发明实施例2的电路原理图；

图3是实施例2的输入与输出信号示意图；

图4是本发明实施例3的电路原理图；

图5是实施例3的输入与输出信号示意图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细的说明，但本发明的保护范围不局限于以下所述。

1、实施例1：

如图1所示，为本发明一种双侧信号边沿延时可调的负压转正压控制电路的实施例1，包括负压转正压电路和延时控制电路。

其中，负压转正压电路包含电流源、齐纳二极管和第一施密特触发器，当输入端eni接入负电平信号时，经齐纳二极管钳位后，在第一施密特触发器输出端得到正电平信号；当输入端eni接入零电平信号时，在第一施密特触发器输出端仍得到零电平信号，即该结构实现了将负电平控制信号转换为正电平控制信号。

延时控制电路由逻辑电路控制实现，uv为保护信号，可为欠压保护信号、过压保护信号、过温保护信号以及过流保护信号等，uv为低电平表示电路工作在非正常状态，输出端eno输出低电平信号，电路工作在正常状态未产生保护信号时uv保持高电平。此外，uv信号另一更重要的作用是上电置位，它能够确保在电路工作状态稳定之前，控制延时的信号不会出现不定态，进而保证上电延迟时间的有效性。工作状态稳定后，当a点为低电平，b点为高电平时，电路经过可调的延时2后，经缓冲器在输出端eno输出高电平信号；当a点为高电平，b点为低电平时，电路经过可调的延时1后，经缓冲器在输出端eno输出低电平信号。

结合负压转正压电路和延时控制电路，实施例1可实现输入eni负电平，经可调延时2时间后，输出eno正电平，而输入eni零电平，经可调延时1时间后，输出eno零电平，即实现了双侧信号边沿延时均可调的负压转正压控制。该技术方案还可进行近一步的拓展，譬如可实现单边信号边沿的延时可调，去掉延时1即可实现上电延时可调且断电无延时的负压转正压控制电路；去掉延时2即可实现断电延时可调且上电无延时的负压转正压控制电路。

2、实施例2

如图2所示，为本发明一种双侧信号边沿延时可调的负压转正压控制电路的实施例2。

图2中，ibias1与ibias2为ptat电流源，uv为欠压锁存的输出信号，cap为利用充放电实现延时的电容，实施例2为本发明的一种极端应用情况，即上电延时可调且断电无延时的负压转正压控制电路。

具体的工作过程是：

（1）上电过程。当输入信号en_i由0v下降到-5v时，b点电位降低，且uv信号在供电电源稳定后始终保持逻辑“1”，此时电流源ibias2有电流流入第一可控非门，c点电位缓慢升高，输出信号en_o电位也会随之升高。c与en_o两点之间的第二施密特触发器能够保证在c点电位达到第二施密特触发器的上阈值电压之前，输出en_o保持逻辑“0”，此时有电流从c点流入第二可控非门，电容cap的正极电压升高，电容进行充电；当c点电位超过第二施密特触发器的上阈值电压后，输出en_o电位迅速变为逻辑“1”，此时第二可控非门的输出端电位为逻辑“0”，电容cap的正极电压瞬间降低，电容进行放电。在此过程中，输出信号en_o由0v上升至5v时与输入信号en_i之间存在一定延迟，该延迟时间等于c点电位达到第二施密特触发器上阈值电压的时间即电容cap的充电时间。

（2）断电过程。当输入信号en_i由-5v上升到0v时，b点电位上升，电流源ibias2无电流流入第一可控非门，此时c点电位迅速降低变为逻辑“0”，输出en_o电位也会随之降低，由逻辑“1”瞬间降为逻辑“0”，且在c点电位下降到第二施密特触发器的下阈值电压之前，输出en_o电位高于c点电位，故经第二可控非门输出后为0，电容cap不进行充放电。在此过程中，输出信号en_o由5v下降到0v，且与输入信号en_i之间存在非常短暂的延迟，该延迟时间主要由各级逻辑门造成的，时间较短。

（3）保护机制。两个uv信号在电路中起到一定的保护作用。其保护是在当电源电压值很小，而存在输入信号时，即在电路工作状态不稳定的情况下，uv信号可将产生的信号进行锁存，不产生输出，保证后续电路逻辑正确。此外，uv信号的另一重要作用是上电置位。前端的uv信号能够确保在电路工作状态稳定之前，电容不会进行充放电，进而保证延迟时间计算的准确性；后端的uv信号能够确保在电路工作状态稳定之前，电容已连接至c点，进而保证上电延迟时间的有效性。

实施例2中，电路的输入信号与输出信号波形如图3所示。当电路结构固定后，上电延迟时间仅取决于电容cap的容值以及电流源ibias2的电流大小。

3、实施例3

如图4所示，为本发明一种双侧信号边沿延时可调的负压转正压控制电路的实施例3。

图4中的电路为本发明更为全面的应用情况，即上电延时与断电延时均可调的负压转正压控制电路。具体工作过程与实施例2相似，电路的输入信号与输出信号波形如图5所示，当电路结构固定后，上电延迟时间t1取决于电容cap1的容值以及电流源ibias2的电流大小，断电延迟时间t2取决于电容cap2的容值以及电流源ibias2的电流大小。

采用上述技术方案后，电路简单，可精确实现对上电与断电延迟时间的分别控制，且实现电路多为逻辑门电路，静态功耗小，具有极高的工艺灵活性和可靠性，可广泛应用于电源管理类集成电路的设计中。