一种窄脉冲产生电路的制作方法

本实用新型涉及集成电路技术领域，尤其涉及到一种窄脉冲产生电路。

背景技术：

在集成电路设计过程中，会遇到信号的触发、采样等都需要窄脉冲，窄脉冲性能直接影响到产品的稳定性，还有窄脉冲的电路复杂性也影响到集成电路的面积。

技术实现要素：

本实用新型旨在解决现有技术的不足，提供一种电路结构简单、所占芯片面积小、输出稳定的窄脉冲产生电路。

一种窄脉冲产生电路，包括第一反相器、第二反相器、第一NMOS管、第二NMOS管、第三NMOS管、第三反相器、第一与非门和第四反相器：

所述第一反相器的输入端接窄脉冲产生电路的输入端IN，输出端接所述第二反相器的输入端和所述第二NMOS管的栅极；所述第二反相器的输出端接所述第一NMOS管的漏极；所述第二NMOS管的漏极接所述第一NMOS管的源极、所述第三NMOS管的栅极和所述第三反相器的输入端；所述第一NMOS管的栅极接窄脉冲产生电路的输入端IN；所述第二NMOS管的源极接地；所述第三NMOS管的源极和漏极接地；所述第一与非门的一输入端接窄脉冲产生电路的IN端，另一输入端接所述第三反相器的输出端，输出端接所述第四反相器的输入端；所述第四反相器的输出端作为窄脉冲产生电路的输出端。

本实用新型所达到的有益效果在于，电路结构简单，用到的管子少，所占芯片面积小；整个电路只需要输入端输入脉冲信号，不需要其他控制，延时部分主要是利用所述第一NMOS管的沟道电阻和所述第三NMOS管形成的电容来确定，输出稳定。

附图说明

图1为本实用新型的电路图。

图2为本实用新型的主要点的波形图。

具体实施方式

以下结合附图和实施例对本

技术实现要素：
进一步说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

一种窄脉冲产生电路，如图1所示，包括第一反相器11、第二反相器12、第一NMOS管13、第二NMOS管14、第三NMOS管15、第三反相器16、第一与非门17和第四反相器18：

所述第一反相器11的输入端接窄脉冲产生电路的输入端IN，输出端接所述第二反相器12的输入端和所述第二NMOS管14的栅极；所述第二反相器12的输出端接所述第一NMOS管13的漏极；所述第一NMOS管13的栅极接窄脉冲产生电路的输入端IN；所述第二NMOS管14的漏极接所述第一NMOS管13的源极、所述第三NMOS管15的栅极和所述第三反相器16的输入端；所述第二NMOS管14的源极接地；所述第三NMOS管15的源极和漏极接地；所述第一与非门17的一输入端接窄脉冲产生电路的IN端，另一输入端接所述第三反相器16的输出端，输出端接所述第四反相器18的输入端；所述第四反相器18的输出端作为窄脉冲产生电路的输出端。

所述第一反相器11、所述第二反相器12、所述第一NMOS管13、所述第二NMOS管14、所述第三NMOS管15和所述第三反相器16构成延时部分；利用所述第一NMOS管13的沟道电阻与利用所述第三NMOS管15形成的电容的乘积确定了延时部分的延时时间。

如图2所示，示出了主要点的波形情况，当窄脉冲产生电路的输入端IN从低电平变为高电平时，所述第三NMOS管15形成的电容开始充电，A点电压慢慢上升，当上升到一定程度时使得所述第三反相器16翻转，即此时的B点电平为低电平，在输入端IN上升到B点电平变为低电平时，窄脉冲产生电路的输出端OUT输出一个高电平的脉冲，高电平的时间宽度是由延时单元决定的，可以通过调节所述第一NMOS管13的沟道电阻和所述第三NMOS管15的电容大小来调整输出脉宽的宽度；当窄脉冲产生电路的输入端IN从高电平变为低电平时，所述第一NMOS管13关闭，所述第二NMOS管14导通，所述第三NMOS管15形成的电容开始放电，A点电压慢慢下降，当下降到一定程度时使得所述第三反相器16翻转，此时的B点电平为高电平；接着下一个周期。

对上述所提供的实施方式的说明，仅是本实用新型的优选实施方式的说明，对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出，对于本技术领域的技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，任何不超出本发明实质精神范围内的发明创造，应视为本实用新型的保护范围。