本发明涉及一种放大电路，以及更特别地，涉及一种适用于包络跟踪调制器(envelopetrackingmodulator，etm)且具有更高效率的线性放大器。
背景技术：
在便携式电子设备的发射器中，功率放大器(poweramplifier，pa)通常需要大量的功率来将低功率射频(radio-frequency，rf)信号转换成较高功率的信号。为了降低功率放大器的功耗，使用包络跟踪调制器(etm)来跟踪信号包络以动态调整功率放大器及相关电路的供给电压(supplyvoltage)。在高级长期演进(long-termevolutionadvanced，lte-a)服务中，由于高数据速率及高峰值平均功率比(peak-to-averagepowerratio，papr)，包络跟踪调制变得更加复杂，以及，功率放大器的效率降低。另外，当功率放大器被配置为覆盖宽带频率范围时，功率放大器趋向于更加低效率，因此，由于lte-a系统中的连续载波聚合(contiguouscarrieraggregation，cca)需要更高带宽的包络跟踪调制器(etm)来完全地跟踪包络波形，功率放大器的效率难以得到优化。
技术实现要素：
有鉴于此，本发明的目的是提供一种线性放大器，其能够覆盖宽带频率范围，且有效地工作，以解决上述问题。
根据本发明的一实施例，线性放大器包括第一级放大电路，用于接收差分输入信号，并对该差分输入信号进行放大，以产生放大后的差分信号，以及，该第一级放大电路包括：两个输入晶体管、第一电路、第二电路和开关模块。两个输入晶体管用于接收该差分输入信号，并输出该放大后的差分信号；开关模块用于将该两个输入晶体管耦接至该第一电路或该第二电路。其中，该线性放大器在该两个输入晶体管耦接至该第一电路时的带宽和增益不同于该线性放大器在该两个输入晶体管耦接至该第二电路时的带宽和增益。
根据本发明的另一实施例，线性放大器包括至少一个放大电路和输出级。至少一个放大电路用于接收差分输入信号，并对该差分输入信号进行放大，以产生差分驱动信号；输出级耦接于该至少一个放大电路且由供给电压供电，用于根据该差分驱动信号产生一输出信号，其中，该输出级具有共源共栅结构，该输出级的该共源共栅结构是根据该供给电压的电平控制的。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明实施例示出的线性放大器的示意图；
图2是根据本发明另一实施例示出的线性放大器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
图1是根据本发明实施例示出的一种线性放大器100的示意图。在本实施例中，线性放大器100为ab类放大器(但应当说明的是，这仅用于示例，而不是对本发明的限制)，可用作功率放大器系统中的包络跟踪调制器(etm)。如图1所示，线性放大器100包括第一级放大电路(firststageamplifiercircuit)110、至少一个级间(inter-stage)放大电路(例如，级间放大电路120_1-120_n)和输出级130。在如图1所示的实施例中，第一级放大电路110能够针对不同的应用选择性地操作在高带宽模式(highbandwidthmode，hbm)或高增益模式(highgainmode，hgm)中，以及，输出级130能够通过参考供给电压vdd的电压电平而具有不同的动态范围，以优化该功率放大器系统的效率。
第一级放大电路110包括两个输入晶体管m1和m2、第一电路112、第二电路114、开关模块(switchmodule)116以及两个共源共栅晶体管(cascodetransistor，亦可称作级联晶体管)m7和m8。在本实施例中，输入晶体管m1和m2仅连通到第一电路112和第二电路114中的其中一个，以使第一级放大电路110或线性放大器100具有不同的带宽和增益。换言之，第一级放大电路110或线性放大器100在输入晶体管m1和m2连接到第一电路112时的带宽和增益不同于第一级放大电路110或线性放大器100在输入晶体管m1和m2连接到第二电路114时的带宽和增益。具体而言，第一电路112包括两个晶体管m3和m4以及两个电阻r1和r2，其中，晶体管m3的漏极(drainelectrode)经由开关模块116的开关sw1耦接至输入晶体管m1的漏极，晶体管m4的漏极经由开关模块116的开关sw2耦接至输入晶体管m2的漏极，电阻r1耦接在晶体管m3的漏极和栅极(gateelectrode)之间，以及，电阻r2耦接在晶体管m4的漏极和栅极之间。第二电路114包括两个晶体管m5和m6，其中，晶体管m5的漏极经由开关模块116的开关sw3耦接至输入晶体管m1的漏极，晶体管m6的漏极经由开关模块116的开关sw4耦接至输入晶体管m2的漏极。在本实施例中，由于电阻r1和r2，第一电路112的等效阻抗小于第二电路114的等效阻抗。应当说明的是，第一电路112和第二电路114的电路结构并不限于图1所示的结构，具体实现中，凡是可以在放大电路中提供不同等效阻抗的装置均可以用来实现第一电路212和第二电路214，本发明实施例对此不做任何限制。在一可选实施例中，电阻r1和/或r2是可调电阻，从而，在输入晶体管m1和m2连接到第一电路112时，第一级放大电路110或线性放大器100的带宽和增益是可调整的，进而，可根据设计需求动态调整电阻r1和/或r2的电阻值来获得期望的带宽和增益。由于主极点(dominatepole)是由输入晶体管m1和m2的跨导(gm)与第一电路112(或第二电路114)的等效阻抗确定的，因此，当输入晶体管m1和m2被耦接到第一电路112时，第一级放大电路110或线性放大器100具有较高的(或较宽的)带宽和较低的增益；而当输入晶体管m1和m2被耦接到第二电路114时，第一级放大电路110或线性放大器100具有较窄的带宽和较高的增益。换言之，第一级放大电路110或线性放大器100在输入晶体管m1和m2被耦接到第一电路112时具有第一带宽和第一增益；而在输入晶体管m1和m2被耦接到第二电路114时具有第二带宽和第二增益，其中，第一带宽高于第二带宽，第一增益小于第二增益。
在4g、4g+或准5g(pre-5g)蜂窝系统中，lte具有两个系统模式：时分双工(timedivisionduplex，tdd)模式和频分双工(frequencydivisionduplex，fdd)模式。线性放大器被应用于收发器，以及，当收发器以频分双工(fdd)模式操作时，开关模块116被控制为将两个输入晶体管m1和m2耦接至第二电路114。例如，当包括线性放大器100的蜂窝设备操作在对接收器频带噪声(receiverbandnoise，rxbn)敏感的情况下(例如，fdd模式)时，第一级放大电路110被控制为以高增益模式操作，以抑制接收器频带噪声(bxbn)。具体而言，当线性放大器100以高增益模式操作时，控制电路140产生模式控制信号vc_mode来接通(switchon)开关sw3和sw4，并断开(switchoff)开关sw1和sw2，以使输入晶体管m1和m2连接到第二电路114。另外，当收发器以时分双工模式(tdd)操作时，开关模块116被控制为将两个输入晶体管m1和m2耦接至第一电路112。例如，对用于较高上行链路数据速率的连续载波聚合(例如，2cca，3cca和/或4cca)的情形(例如，tdd模式)，高带宽和跟踪能力是主要的设计考虑因素，以及，第一级放大电路110被控制为以高带宽模式操作，高带宽模式能够支持连续载波聚合(例如，2cca，3cca和/或4cca)的包络跟踪，而传统方案中的功率放大器的带宽是受限的，其不能够支持2cca以上(例如，带宽为40mhz)的包络跟踪。具体而言，当线性放大器100以高带宽模式操作时，控制电路140产生模式控制信号vc_mode来接通开关sw1和sw2，并断开开关sw3和sw4，以使输入晶体管m1和m2连接到第一电路112。在一示例中，高带宽模式(hbm)支持的带宽可为高增益模式(hgm)支持的带宽的至少两倍。
当第一级放大电路110以高带宽模式操作时，输入晶体管m1和m2耦接至第一电路112，以及，第一级放大电路110接收差分输入信号vin和vip，以产生放大后的差分信号(amplifieddifferentialsignal)vop1和von1。在一示例中，第一级放大电路110的输入晶体管m1和m2通过其控制极(例如，图1所示的实施例中的栅极)接收动输入信号vin和vip，以及，输入晶体管m1和m2的另一电极(例如，图1所示的实施例中的漏极)输出该放大后的差分信号vop1和von1。应当说明的是，本发明对晶体管的类型(例如，npn型、pnp型、pmos型、nmos型等等)不做任何限制，本领域技术人员可基于本发明的示例性实施例选择不同类型的晶体管来实现本发明。为便于说明与理解，图1中的晶体管m1、m2、m7、m8、mo1、mb1、m10以p沟道金属氧化物半导体(p-channelmetaloxidesemiconductor，pmos)为例，m3、m4、m5、m6、m9、mo2、mb2以n沟道金属氧化物半导体(p-channelmetaloxidesemiconductor，nmos)为例，但这并不是对本发明的限制。当第一级放大电路110以高增益模式操作时，输入晶体管m1和m2耦接至第二电路114，第一级放大电路110接收差分输入信号vin及vip，并对差分输入信号vin及vip进行放大，以产生放大后的差分信号vop2和von2。然后，级间放大电路120_1-120_n根据放大后的差分信号vop1/vop2或者von1/von2产生差分驱动信号vgp和vgn。接着，输出级130接收该差分驱动信号vgp和vgn，以产生输出信号vout。
输出级130包括：共源共栅结构(即第一共源共栅电路和第二共源共栅电路)、两个运算放大器132和134、两个晶体管m9和m10，以及两个开关sw5和sw6，其中，该第一共源共栅电路包括第一输出晶体管mo1和第一缓冲晶体管(buffertransistor)mb1，该第二共源共栅电路包括第二输出晶体管mo2和第二缓冲晶体管mb2。第一输出晶体管mo1的源极(sourceelectrode)耦接于供给电压vdd，以及，第一缓冲晶体管mb1耦接在第一输出晶体管mo1与输出级130的输出节点之间。第二输出晶体管mo2的源极耦接于地电压gnd，以及，第二缓冲晶体管mb2耦接在第二输出晶体管mo2和输出级130的输出节点之间。另外，运算放大器132的正输入端耦接至参考电压vrefp，运算放大器132的负输入端耦接于第一输出晶体管mo1的漏极(即第一缓冲晶体管mb1的源极)，以及，第一缓冲晶体管mb1选择性地连接到运算放大器132的输出端或地电压gnd。例如，在图1所示的示例中，当开关sw5接通以及晶体管m9不导通(或断开)时，第一缓冲晶体管mb1经由开关sw5连接到运算放大器132的输出端；当开关sw5断开以及晶体管m9导通时，第一缓冲晶体管mb1经由晶体管m9连接到低电压gnd。运算放大器134的负输入端耦接至参考电压vrefn，运算放大器134的正输入端耦接至第二输出晶体管mo2的漏极(即第二缓冲晶体管mb2的源极)，以及，第二缓冲晶体管mb2的栅极选择性地连接到运算放大器134的输出端或供给电压vdd。例如，在图1所示的示例中，当开关sw6接通以及晶体管m10不导通(或断开)时，第二缓冲晶体管mb2经由开关sw6连接到运算放大器134的输出端；当开关sw6断开以及晶体管m10导通时，第二缓冲晶体管mb2经由晶体管m10连接到供给电压vdd。
在本实施例中，对于4cca情形，为了更加拉高带宽(例如，100mhz)，第一输出晶体管mo1和第二输出晶体管mo2由核心器件(coredevice)实现。另外，由于供给电压vdd的电压电平通过参考包络跟踪结果而改变，因此，第一缓冲晶体管mb1和第二缓冲晶体管mb2由输入/输出(i/o)器件实现，以保护该核心器件。核心器件和i/o器件是由不同的半导体工艺制程的，例如，核心器件可以是具有薄栅极氧化层的器件，i/o器件是具有厚栅极氧化层的器件，换言之，i/o器件比核心器件具有更厚的栅极氧化层。再例如，核心器件的驱动电压(如栅极电压)低于i/o器件的驱动电压。核心器件以及i/o器件可以金属氧化物场效应晶体管(metal-oxide-semiconductorfieldeffecttransistor，mosfet)。
线性放大器100被应用在包络跟踪模块中，以及，供给电压vdd是根据包络跟踪结果(即，包络的幅度)动态调整的。在本实施例中，电子装置内的处理器可获得该包络追踪结果，以确定该供给电压vdd的合适电平，以及，处理器进一步控制电子装置内的升降压转换器(buck-boostconverter)，以根据所确定出的合适电平产生该供给电压vdd。同时，控制电路140可以从处理器处获得已确定的供给电压vdd的电平的信息，以控制输出级130的配置。
具体地，当控制电路140接收到供给电压vdd低于第一阈值电压(例如，2.0v)的信息时，控制电路140产生一控制信号vc1以断开开关sw5，亦即第一缓冲晶体管mb1的电极经由晶体管m9连接到地电压gnd(假设晶体管m9是导通的)；而且，控制电路140产生控制信号vc2以断开开关sw6，也就是说，第二缓冲晶体管mb2的栅极经由晶体管m10连接到供给电压vdd(假设晶体管m10是导通的)。由于第一缓冲晶体管mb1的栅极连接到地电压gnd，以及，第二缓冲晶体管mb2的栅极连接到供给电压vdd，因此，第一缓冲晶体管mb1和第二缓冲晶体管mb2是完全导通的(arefullyturnedon)且能够被视为小电阻。因此，即使输出功率较小，输出级130的输出动态范围仍能够被扩大，以达到更好的效率。
当控制电路140接收到供给电压vdd大于第二阈值电压(例如，2.0v或2.5v)的信息时，控制电路140产生控制信号vc1以接通开关sw5，即第一缓冲晶体管mb1的栅极连接到运算放大器132的输出端，第一缓冲晶体管mb1的源极被箝位(clamp)在参考电压vrefp；以及，控制电路140还产生控制信号vc2以接通开关sw6，即第二缓冲晶体管mb2的栅极连接到运算放大器134的输出端，第二缓冲晶体管mb2的源极被箝位在参考电压vrefn。在一示例中，第二阈值电压大于或等于第一阈值电压。由于第一缓冲晶体管mb1的源极被箝位在参考电压vrefp，以及，第二缓冲晶体管mb2的源极被箝位在参考电压vrefn，因此，第一缓冲晶体管mb1和第二缓冲晶体管mb2将具有较大的电阻值(即，漏极-源极跨压(drain-sourcecrossvoltage)较大)，以防止第一输出晶体管mo1和第二输出晶体管mo2(核心器件)具有大的漏极-源极跨压。
综上所述，当供给电压vdd较低时，第一缓冲晶体管mb1和第二缓冲晶体管mb2被控制为较小的电阻，以扩大输出级130的动态范围；而当供给电压vdd较大时，第一缓冲晶体管mb1和第二缓冲晶体管mb2被控制为具有较大的电阻值，以保护核心器件(即第一输出晶体管mo1和第二输出晶体管mo2)。因此，即使供电电压vdd具有较大的操作范围(例如，1.5v-5.2v)，输出级130仍能够良好且高效操作。
图2是根据本发明另一实施例示出的线性放大器200的示意图。在本实施例中，线性放大器为ab类放大器，被用作功率放大器系统中的包络跟踪调制器。如图2所示，线性放大器200包括第一级放大电路210、至少一个级间放大电路(例如，级间放大电路220_1-220_n)和输出级230。在图2所示的实施例中，第一级放大电路210能够针对不同的应用选择性地以高带宽模式或高增益模式进行操作，并且输出级230能够通过参考供给电压vdd的电压电平而具有不同的动态范围，以优化功率放大器系统的效率。
第一级放大电路210包括：两个输入晶体管m1’和m2’、第一电路212、第二电路214、开关模块216以及两个共源共栅晶体管m7’和m8’。在本实施例中，输入晶体管m1’和m2’仅连接到第一电路212和第二电路214中的其中一个，以使第一级放大电路210或线性放大器200具有不同的带宽和增益。具体而言，第一电路212包括：两个晶体管m3’和m4’以及两个电阻r1’和r2’，其中，晶体管m3’的漏极经由开关模块216的开关sw1’耦接至输入晶体管m1’的漏极，晶体管m4’的漏极经由开关模块216的开关sw2’耦接于输入晶体管m2’的漏极，电阻r1’耦接在晶体管m3’的漏极和栅极之间，电阻r2’耦接在晶体管m4’的漏极与栅极之间。第二电路214包括两个晶体管m5’和m6’，其中，晶体管m5’的漏极经由开关模块216的开关sw3’耦接于输入晶体管m1’的漏极，晶体管m6’的漏极经由开关模块216的开关sw4’耦接至输入晶体管m2’的漏极。在本实施例中，由于电阻r1’及r2’，第一电路212的等效阻抗小于第二电路214的等效阻抗。应当说明的是，第一电路212和第二电路214的电路结构并不限于图2所示的结构，凡是可以提供不同的等效阻抗的装置均可以用来实现第一电路212和第二电路214。在图2所示的实施例中，由于主极点是由输入晶体管m1’和m2’的跨导(gm)以及第一电路212(或第二电路214)的等效阻抗确定的，因此，当第一当输入晶体管m1’和m2’被耦接到第一电路212时，第一级放大电路210或线性放大器200具有较高的(或较宽的)带宽和较低的增益；以及，当输入晶体管m1’和m2’被耦接到第二电路214时，第一级放大电路210或线性放大器200具有较窄的带宽和较高的增益。
在4g、4g+或准5g蜂窝系统中，lte具有两个系统模式：tdd模式和fdd模式。当包括线性放大器200的蜂窝设备在对接收器频带噪声敏感的情况下(例如，fdd模式)操作时，第一级放大电路210被控制为以高增益模式操作。具体而言，当线性放大器200以高增益模式操作时，控制电路240产生模式控制信号vc_mode来接通开关sw3’和sw4’，并且断开开关sw1’和sw2’，以使得输入晶体管m1’和m2’连接到第二电路214。另外，对用于较高上行链路数据速率的连续载波聚合(例如，2cca、3cca和/或4cca)的情形(例如，tdd模式)，高带宽和跟踪能力是主要的设计考虑因素，以及，第一级放大电路210被控制为以高带宽模式操作。具体而言，当线性放大器以高带宽模式操作时，控制电路240产生模式控制信号vc_mode来接通开关sw1’和sw2’，并断开开关sw3’和sw4’，以使输入晶体管m1’和m2’连接到第一电路212。
当第一级放大电路210以高带宽模式操作时，输入晶体管m1’和m2’被耦接到第一电路212，以及，第一级放大电路210接收差分输入信号vin和vip，以产生放大后的差分信号vop1和von1。当第一级放大电路210以高增益模式操作时，输入晶体管m1’和m2’被耦接到第二电路214，以及，第一级放大电路210接收差分输入信号vin和vip，以产生放大后的差分信号vop2和von2。接着，级间放大电路220_1-220_n根据放大后的差分信号vop1/vop2或者von1/von2产生差分驱动信号vgp和vgn。接着，输出级230接收差分驱动信号vgp和vgn，以产生输出信号vout。
输出级230的操作与图1中所示的输出级130的操作相同。本领域技术人员在阅读以上公开实施例的描述之后应当理解输出级230的操作，因此，在此省略进一步的描述。
简而言之，在本发明的线性放大器中，第一级放大电路根据电子装置的操作或设置(例如，fdd模式或tdd模式)，能够选择性地以高增益模式或高带宽模式操作，并且，当供给电压较低时，能够控制输出级来具有较大的动态范围，或者，当供给电压较高时，能够控制输出级来保护核心器件。因此，线性放大器和功率放大器系统的效率能够得到优化。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。