用于GaN功率集成模块的过热保护电路的制作方法

本发明属于电子电路设计领域，更具体地，涉及一种应用于GaN功率模块中HEMT器件栅极驱动和保护的过热保护电路。

背景技术：

以硅材料为基础的传统电力电子功率器件已逐步逼近其理论极限，难以满足电力电子技术高频化和高功率密度化的发展需求。与传统的Si器件相比， GaN器件展现了其在导通电阻和栅极电荷上的优势，可以使功率转换器实现更小体积、更高频率及更高效率，从而在汽车、通信、工业等领域中具有广阔的应用前景。开关频率的提高，不仅能有效地减小系统电路中电容、电感及变压器的尺寸，而且还可以抑制干扰、减小纹波、改善电源系统单位增益带宽从而提高其动态响应性能。而高速的栅极驱动电路用于驱动GaN功率器件，使得整个功率转换器达到高效率且减小电路面积，节省成本。

图1示出了功率模块中最常用的典型GaN半桥驱动电路框图。如图1所示，典型的GaN半桥驱动电路分为高端和低端两路通道，采用自举升压的方式，两路低压输入通道。在低端功率GaN器件导通期间，开关节点(SW)被下拉至地，此时VDD通过自举二极管给自举电容充电使得自举电容两端电压差接近VDD。当下端管关闭时，高端输入信号将高端管开启，开关节点电压上升至VIN，即VSW上升至VIN。由于自举电容两端电压不变，故自举电压轨HB 被自举到VSW+VDD。高端电路始终保持VHB–VSW≈VDD。而HB被自举电容自举时，自举二极管的阴极电压为高电位，高于阳极电压VDD，因此自举二极管反偏截止。

GaN功率器件中目前广为应用的为GaN FETs，其与Si MOSFET相比主要有以下特点：在同样的耐压下导通电阻和器件体积小；开关速度快；电流密度大，功率密度高。GaN FETs的这些特点保证了GaN FETs在未来功率电子应用领域具有非常广阔的前景与市场。但是也存在一些需要特别注意的因素：阈值电压低；栅源电压上限VGS(MAX)低；可反向导通。上述需特别考虑的因素在驱动GaN器件时会带来一些问题，导致目前传统的用于MOS功率器件的驱动电路并不适用于GaN功率器件。由于GaN FETs的工作频率经常处于MHz 级别，GaN FETs的可靠性保护将变得异常重要，其中温度过高带来的可靠性问题是一个重要有限因素，因此很有必要提供一种新型过热保护电路，保证 GaN FETs的工作特性处于安全区。

技术实现要素：

本实用新型的目的是现有GaN功率器件使用时温度过高带来的可靠性问题，具体涉及一种应用于GaN功率模块中HEMT器件的过温保护电路。

本实用新型的目的可以通过以下技术方案实现：

一种用于GaN功率集成模块的过热保护电路，其特征是：包括2个温度检测电阻、3个偏置电阻、1个电压钳位二极管、1个滤波电容C1、4个NMOS 管和9个PMOS管；

所述用于GaN功率集成模块的过热保护电路的连接关系为：第一温度检测电阻Rtd的上端连接到第二温度检测电阻Rd的下端，还连接到第一PMOS 管M1的栅端；第一温度检测电阻Rtd的下端连接到还连接到地电平；第二温度检测电阻Rd的上端连接到电源电压；第一PMOS管M1的漏端连接到第三NMOS 管M3的漏端和栅端，还连接到第四NMOS管M4的栅端；第一PMOS管M1的源端连接到第二PMOS管M2的源端和第五PMOS管M5的漏端；第二PMOS管M2 的栅端连接第二偏置电阻R2的上端和第一偏置电阻R1的下端；第二偏置电阻R2的下端连接到地电平；第一偏置电阻R1的上端连接第六PMOS管M6的漏端和电压钳位二极管Z1的阳极；电压钳位二极管Z1的负端连接到地电平；第五PMOS管M5的栅端连接第六PMOS管M6的栅端，还连接第七PMOS管M7 的栅端、第十一PMOS管M11的栅端和第八PMOS管M8的栅端，还连接第八PMOS 管M8的漏端；第四NMOS管M4的漏端连接第二PMOS管M2的漏端，还连接到第十一PMOS管M11的漏端和第九NMOS管M9的栅端；第九NMOS管M9的漏端连接第七PMOS管M7的漏端和第十PMOS管M10的栅端，还连接到滤波电容C1 的上端；还连接到第十三NMOS管M13和第十二PMOS管M12的栅端；第十一 PMOS管M11的源端连接到第十PMOS管M10的漏端；滤波电容C1的下端接地电平；第十三NMOS管M13的和第十二PMOS管M12漏端相连，并输出判别信号OC；除第一PMOS管M1、第二PMOS管M2和第十一PMOS管M11以外的其余 PMOS管的源端均接电源电压；所有PMOS管的衬底均接电源电压，所有NMOS 管的源端和衬底均接地电平。

所述的用于GaN功率集成模块的过热保护电路，其特征是所述温度检测电阻Rtd为热敏电阻。

本实用新型的优点是：自动检测功率模块温度高低，当温度过高时自动关断GaN FETs器件，并且可以滤除高侧和低侧电源电压上出现的尖峰毛刺信号的干扰，保证GaN FETs的工作特性处于安全区。。

附图说明

图1示出了根据现有技术的典型的GaN半桥驱动电路框图；

图2为本实用新型用于GaN功率集成模块的过热保护电路的原理图；

图3为本实用新型过热保护电路的瞬态仿真图。

具体实施方式

下面结合附图和实例对本实用新型进行进一步详细的说明。

如图2所示，一种用于GaN功率集成模块的过热保护电路，包括2个温度检测电阻、3个偏置电阻、1个电压钳位二极管、1个滤波电容C1、4个NMOS 管和9个PMOS管。

图2所示电路的连接关系为：第一温度检测电阻Rtd的上端连接到第二温度检测电阻Rd的下端，还连接到第一PMOS管M1的栅端；第一温度检测电阻Rtd的下端连接到还连接到地电平；第二温度检测电阻Rd的上端连接到电源电压；第一PMOS管M1的漏端连接到第三NMOS管M3的漏端和栅端，还连接到第四NMOS管M4的栅端；第一PMOS管M1的源端连接到第二PMOS管M2 的源端和第五PMOS管M5的漏端；第二PMOS管M2的栅端连接第二偏置电阻 R2的上端和第一偏置电阻R1的下端；第二偏置电阻R2的下端连接到地电平；第一偏置电阻R1的上端连接第六PMOS管M6的漏端和电压钳位二极管Z1的阳极；电压钳位二极管Z1的负端连接到地电平；第五PMOS管M5的栅端连接第六PMOS管M6的栅端，还连接第七PMOS管M7的栅端、第十一PMOS管M11 的栅端和第八PMOS管M8的栅端，还连接第八PMOS管M8的漏端；第四NMOS 管M4的漏端连接第二PMOS管M2的漏端，还连接到第十一PMOS管M11的漏端和第九NMOS管M9的栅端；第九NMOS管M9的漏端连接第七PMOS管M7的漏端和第十PMOS管M10的栅端，还连接到滤波电容C1的上端；还连接到第十三NMOS管M13和第十二PMOS管M12的栅端；第十一PMOS管M11的源端连接到第十PMOS管M10的漏端；滤波电容C1的下端接地电平；第十三NMOS管 M13的和第十二PMOS管M12漏端相连，并输出判别信号OC；除第一PMOS管 M1、第二PMOS管M2和第十一PMOS管M11以外的其余PMOS管的源端均接电源电压；所有PMOS管的衬底均接电源电压，所有NMOS管的源端和衬底均接地电平。

图中由R1、R2、R3、Z1、C1、M1、M2、M3、M4、M5、M6、M7、M8、M9、 M10、M11、M12和M13构成的电路为一个迟滞电压比较器。温度检测电阻Rtd 为热敏电阻，用于检测温度大小。温度检测由电阻Rd和Rtd分压检测后得到检测电压SD。比较器的负端为检测电压SD；比较器的正端为参考电压REF。

图3是过流保护电路的仿真结果，三角波信号模拟采样电压SD，图中可以看出，当SD大于2.4V后，电路输出高电平，当SD小于1.7V后，电路输出低电平，实现0.7V的滞回。图4是温度仿真曲线，从图中可以看出当温度由低变到高时和从高变到低时过温保护电路分别有两个阈值分别为115.64℃和107.97℃，迟滞温度为7.67℃。电路符合功能要求。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。