功率转换器中的相数倍增器的制作方法

各个实施例主要涉及多相位功率转换。

背景技术：

电子器件，也被称为负载，接收来自不同电源的功率。例如，某些电源可以在壁装电源插座处(例如，从主电源)耦合到负载装置，或者可以更直接地耦合到各种本地和/或便携式电源(例如，电池、可再生能源、发电机)。诸如中央处理器(cpu)和图形处理器(gpu)之类的某些负载设备，在满足更高的输入电流要求的同时，还要求严格的电压调节和/或电源的高效率。

在某些电子设备中，电源电压源(例如，电池输入、整流市电电源、中间直流电源)可通过各种电压转换电路转换为负载兼容电压。开关电源由于其效率高而已成为电压转换电路，因此经常用于提供各种电子负载。

开关模式电源使用开关设备转换电压，该开关设备以非常低的电阻导通并通过非常高的电阻关断。开关模式电源可以在一段时间内为输出电感器充电，并可以在随后的时间段内释放部分或全部电感器能量。输出能量可以被传递到一组输出电容器，该组输出电容器提供滤波以产生直流输出电压。在降压型开关电源中，稳定状态下的输出电压可能约为输入电压乘以工作周期，其中工作周期是通过开关导通时间的持续时间除以一个开关周期的通过开关的总的接通时间和断开时间。

技术实现要素：

装置和相关方法涉及将脉宽调制(pwm)信号pwmin复制到n-1个延迟控制器以形成n-1个时间交错的pwm信号。在说明性示例中，每一个n-1个延迟控制器都可以响应于复制的pwm信号和/或相移时钟，设置并重置相应的锁存器以形成相应生成的pwm信号(pwm2至pwmn)的上升沿和/或下降沿。在一些示例中，延迟控制器可以微调任何生成的pwm信号(pwm2至pwmn)的脉冲宽度，以校正提供给负载的相电流平衡。相数倍增器可以有利地将例如由pwm控制器提供的一个pwm信号拆分为多个交错的pwm相位信号，而无需扩展pwm控制器上的pwm信号引脚的数量。

一些装置和相关方法涉及调节与n-1个中的每一个时间交错脉宽调制(pwm)从机信号相关的工作周期，以使n-1个从机电流信号各自响应地匹配与主pwm信号pwm1相关的主电流信号。在说明性示例中，可以使用模数转换器(adc)对主电流信号和n-1个从机电流信号进行采样，来确定n-1个从机电流信号中的每一个从机电流信号。在一些实施例中，adc可以在例如根据循环选择模式来选择电流信号中的不同信号之前，从电流信号中的所选择信号之一中收集多个样本。例如，可以基于当前信号样本来确定移动平均值。可以调节每个从机电流信号的工作周期以基于电流信号移动平均值有利地平衡相电流。

各种实施例可以实现一个或多个优点。例如，可以通过使用八个4通道相数倍增器将传统的8相pwm控制器扩展为支持多达32个相，而无需向pwm控制器添加更多引脚。因此，例如利用可用的引脚，pwm控制器可以支持更多的交错相位。在一些实施例中，pwm控制器的封装尺寸可以有利地减小或保持不变。例如，为了支持8相位，可以将具有两个pwm引脚的pwm控制器与两个4通道相数倍增器一起使用，而不是使用具有八个pwm引脚的pwm控制器。因此，可以有利地减小pwm控制器的封装尺寸。在一些实施例中，通过使用相数倍增器，可以将相同的pwm控制器进行扩展，以便满足中央处理单元(cpu)和/或图形处理单元(gpu)的不断增长的电流需求。在一些实施例中，可以通过使用智能功率级来考虑功率级的温度效应。在一些实施例中，可以通过将智能功率级的主电流监视信号直接馈送到pwm控制器来保持电流监视信号的精度。在一些实施例中，每个产生的pwm信号的脉冲宽度可以通过使用相电流控制电路ishare来微调或调节。

此外，一些实施例可有利地提供各相之间的增强的电流平衡，同时例如增加交错的相与pwm控制器引脚数的比率。通过改善电流平衡并具有扩展能力以实现更多阶段、成本、尺寸、重量和可靠性方面的优势，可以使得对诸如大容量和滤波电容的依赖性降低。

在附图和以下描述中阐述了各种实施例的细节。根据说明书和附图以及根据权利要求书，其他特征和优点将显而易见。

附图说明

图1表示一个带有典型相数倍增器的功率转换器。

图2表示典型的相数倍增器的结构。

图3表示相数倍增器接收并产生的典型信号的时序图。

图4表示能够产生不同相位的多个pwm信号的一种典型方法的流程图。

图5a表示用于平衡相电流的一种典型的相数倍增器的结构。

图5b表示图5a所示的相数倍增器中一种典型的相电流控制电路的结构。

图5c表示一种系统时钟信号、典型产生的脉冲宽度调制(pwm)信号以及相电流的时序图。

图6表示用于调节所产生的pwm信号的工作周期的流程图，以便平衡相电流。

各个附图中相似的参考符号指示相似的元件。

具体实施方式

为了帮助理解，本文档组织如下。首先，参照图1简要介绍具有示例性相数倍增器的功率转换器，该相数倍增器配置根据即达脉冲宽度调制(pwm)信号而生成几个交错的脉冲宽度调制(pwm)信号。其次，参考图2-4，讨论转向示出了相数倍增器的体系结构的示例性实施例。然后，参照图5a-5c，提出了进一步的解释性讨论，以解释产生在交错相之间具有平衡电流的pwm信号的电路。最后，参照图6，呈现了进一步的解释性讨论，以解释一种用于调制所生成的pwm信号的工作周期以便平衡相电流的方法。

直流到直流电压转换通常由开关模式稳压器执行，也称为电压转换器或负载点(pol)稳压器/转换器。一种称为降压或降压调节器的直流到直流转换器可以根据一个或多个负载设备的要求将较高的电压(例如12v)转换为较低的值。更一般地，电压调节器和电流调节器通常被称为功率转换器，并且如本文中所使用的，术语功率转换器意在包括这样的设备。

图1表示一种配有典型的相数倍增器的功率转换器。在本例中，系统100包括一个功率负载系统105。功率负载系统105包括一个或多个交错式电源110，配置在计算机105中，提供一个或多个负载115。在一些示例中，可以将负载115指定为以有限的电压扰动在输入电压下操作。电源110包括功率转换器120。功率转换器120调节供应到负载115中的电流和/或电压。功率转换器120被配置为动态地调制开关信号的频率以实现快速的瞬态响应。更具体地，功率转换器120包括控制到相关联的功率开关的输入端的脉冲宽度调制器(pwm)控制器125。在说明性示例中，pwm控制器125以fsw的频率产生具有指令工作周期的一个或多个即达脉冲宽度调制信号(例如，pwmin)。功率转换器120还包括相数倍增器135。参照图2，功率转换器120可以通过采用示例性的相数倍增器135来有利地支持平衡良好的大量相数，该示例性的相数倍增器135被配置为从来自pwm控制器125的单个pwmin信号中产生n-1相的信号(pwm2pwmn)。

…

相数倍增器135接收即达脉冲宽度调制信号(例如，pwmin)，并基于pwmin信号生成n-1个脉冲宽度调制信号。生成的n-1个脉冲宽度调制信号与pwmin共享相同的频率。n个脉冲宽度调制信号具有不同的相位。在所描绘的图中，n个脉冲宽度调制信号之一可以具有与即达脉冲宽度调制信号pwmin相同的相位信息，n个脉冲宽度调制信号的其余部分可以具有预定的，相对于即达脉冲宽度调制(pwm)信号pwmin的相移度。预定的相移度可以是(i-1)*360°/n。其中i是第i个生成的脉冲宽度调制信号。例如，相数倍增器可以输出四个pwm信号pwm1、pwm2、pwm3和pwm4。四个pwm信号pwm1、pwm2、pwm3和pwm4与即达脉宽调制信号pwmin具有相同的频率。四个pwm信号pwm1、pwm2、pwm3和pwm4具有不同的相位信息。pwm1与pwmin可以具有相同的相位，相较于pwmin，pwm2可以具有90度的相移，相较于pwmin，pwm3可以具有180度的相移，而pwm4与pwmin相比可以具有270度的相移。

相数倍增器135可以将一个即达pwm信号(例如，pwmin)分成多个输出pwm信号以支持高相数。通过引入相数倍增器135，尽管pwm控制器可以具有有限的pwm引脚数，但是n倍的pwm信号可以用于功率级以峰值效率进行操作。因此，例如，一个8相控制器以及八个4通道相数倍增器可用于支持多达32个相，这可允许同一个pwm控制器同时为中央处理器(cpu)和图形处理单元(gpu)服务。

功率转换器120还包括与相数倍增器135串联连接的n个功率级145。n个功率级145中的每一个接收所生成的pwm信号之一，并将功率提供给负载电路150。在一些实施例中，n个功率级145中的每一个可以包括许多功率晶体管。功率转换器可以切换一对功率晶体管以在晶体管的公共节点sw(未示出)处产生方波。可以使用负载电路150来平滑产生的方波，以产生期望的电压vout。在一些实施例中，n个功率级145中的每一个功率级都可以是智能功率级(sps)。sps可以指具有集成高精度电流和温度监测器的功率级，可以将信号反馈到pwm控制器125和/或相数倍增器135以完成一个多相直流到直流系统。

功率转换器120还包括一个误差放大器155。误差放大器155接收输出电压信号vout和参考电压信号vref以产生误差信号verr。误差信号可以由比例积分微分(pid)滤波器160接收。pid滤波器160、pwm控制器125和相数倍增器135可以被配置为控制方波vout的输出的工作周期。

图2描绘了示例性相数倍增器的结构。在该描绘的示例中，pwm控制器125生成同步时钟信号215。同步时钟信号215的频率fsync可以是即达pwm信号pwmin的频率fsw的几倍。例如，同步时钟信号215的频率可以是pwmin的频率fsw的32倍或至少64倍或更多。相数倍增器135a接收同步时钟信号215和即达pwm信号pwmin，以输出n个pwm信号(例如，pwm1、pwm2、pwm3和pwm4)。n个pwm功率信号由n个功率级145接收。在一些实施例中，n个功率级145可以是智能功率级。

相数倍增器135a包括频率合成器210。频率合成器210被配置为接收同步时钟信号215以生成系统时钟信号2181。系统时钟信号2181可以具有频率fsys，该频率fsys是即达pwm信号pwmin的频率fsw的m倍。例如，系统时钟信号2181的频率可以是pwmin的频率fsw的32倍或至少64倍或更多。尽管在该描绘的示例中，频率合成器210从pwm控制器125的sync引脚接收同步时钟信号215，但是在一些实施例中，频率合成器210可以接收其他信号(例如，即达pwm信号pwmin)以生成系统时钟2181和即达pwm信号pwmin的示例性时序图在图3中示出。

相数倍增器135还包括pwm信号发生器220a。pwm信号产生器220a接收系统时钟信号2181和即达pwm信号pwmin以产生n-1个pwm信号(例如，pwm2、pwm3和pwm4)。所产生的n-1个pwm信号中的每一个将被对应的sps(例如，sps1、sps2、sps3和sps4)接收。即达pwm信号pwmin将直接用作第一个pwm信号pwm1。

配置为产生n-1个pwm信号的pwm信号发生器220a包括延迟模块225。延迟模块225接收即达pwm信号pwmin并复制即达pwm信号pwmin的脉冲宽度w。所复制的脉冲宽度w将由n-1片个pwm逻辑电路230接收。在一些实施例中，延迟模块255可以包括延迟锁定回路(dll)以复制脉冲宽度w。

n-1片个pwm逻辑电路中的每个pwm逻辑电路230，都包括一个移相器235。移相器235接收系统时钟信号2181以产生相移时钟信号218i。每个相移时钟信号218i具有预定的偏移度。预定偏移度可以是(i-1)×360/n。其中i是第i个pwm信号pwmi，n是生成的pwm信号的总数。例如，当n＝4时，相移时钟信号2182用于生成第二个pwm信号pwm2。与系统时钟信号2181相比，第二个pwm信号pwm2可具有90度相移。

延迟控制器245接收相移的时钟信号218i和即达信号pwmin的脉冲宽度w。延迟控制器245将响应于相移的时钟信号218i和脉冲宽度w产生复位信号250。例如，相移时钟信号218i的上升沿可以触发延迟控制器245以启动延迟计时器。当延迟计时器到期时，延迟控制器245可以生成重置信号(例如，数字1)250。例如，脉冲宽度w可以具有系统时钟2181的2.5个时钟周期。因此，在系统的2.5个时钟周期之后时钟2181(例如，延迟计时器到期)，延迟控制器245产生逻辑高复位信号250。

每个pwm逻辑电路230还包括设置重置(sr)锁存器255。相移时钟信号218i用于设置sr锁存器255，并且重置信号250用于重置sr锁存器255。255响应于相移时钟信号218i和复位信号250而产生相应的pwm信号。相应产生的pwm信号的上升沿发生在相移时钟信号218i的上升沿。相应的生成的pwm信号的下降沿可能会响应延迟计时器到期而发生。

图3描绘了由相数倍增器接收和生成的信号的示例性时序图。在该示出的示例中，系统时钟信号2181的频率fsys是即达pwm信号pwmin的频率的32倍(例如，m＝32)，并且相数倍增器135被配置为生成四个pwm信号(例如，n＝4)。由移相器235产生的三个相移时钟信号(相移时钟2、3、4)具有与系统时钟信号2181相同的脉冲宽度，并且具有与即达pwm信号pwmin相同的频率。三个相移的时钟信号中的每一个可以被移位预定相位。对于第i个相移时钟信号，相移度为(i-1)×360/n。由于即达pwm信号pwmin直接用作第一输出pwm信号pwm1，因此相位发生器仅需要生成pwm2、pwm3和pwm4。因此，仅需要三个相移时钟信号(例如218i)，即i≥2。如时序图所示，第三相移时钟相对于第二相移时钟具有90度相移。第四相移时钟相对于第三相移时钟具有90度相移。复位时钟信号可由相应的相移时钟信号触发，并在延迟定时器到期时终止。当发生相移时钟(例如，第二相移时钟)的上升沿时，可以触发延迟定时器。延迟计时器可以设置为等于即达pwm信号pwmin的脉冲宽度w的相应时间段。重置时钟信号可以被初始化为0。当延迟定时器到期时，延迟控制器可以生成数字高重置信号(例如，数字1)。相应的相移时钟(例如，第二相移时钟信号)和相应的复位设置重置锁存器(例如，sr锁存器255)可以接收时钟信号(例如，第二重置时钟信号)以生成对应的pwm信号(例如pwm2)。产生的四个pwm信号与即达pwm信号pwmin具有相同的频率。pwm1与pwmin具有相同的相位，与即达pwm信号pwmin相比，其余所有生成的pwm信号都具有相应的预定相移。

图4描绘了产生具有不同相位的多个pmw信号的示例性方法的流程图。方法400包括在405处接收即达pwm信号pwmin，即达pwm信号pwmin的频率为fsw。在410处，延迟模块(例如，延迟模块225)复制即达pwm信号pwmin的脉冲宽度w。在415处，复制的脉冲宽度w用于设置延迟计时器。延迟计时器的复制脉冲时间为w。

在420和425处，频率合成器(例如，频率合成器210)接收同步时钟信号(例如，同步时钟信号215)以生成系统时钟信号(例如，系统时钟信号2181)。系统时钟信号的频率fsys是即达pwm信号pwmin的频率fsw的m倍。然后在430，n-1个移相器接收系统时钟信号2181。每个移相器接收系统时钟信号2181并生成具有预定的(i-1)*360/n，n≥i≥2的相应的相移时钟信号218i。在一些实施例中，频率合成器210可以接收其他信号(例如，即达pwm信号pwmin)，以便产生系统时钟信号2181。

在435处，延迟控制器245继续监视第i相时钟信号的上升沿是否发生。如果第i相时钟信号的上升沿发生，则延迟控制器245触发延迟计时器，以对复制的脉冲的时间段上的w开始计数。在445处，延迟控制器245继续监视延迟计时器是否到期。如果延迟计时器到期，则在450处，延迟控制器245产生数字高复位信号(例如，复位信号250)。sr锁存器接收相应的相移时钟信号218i和复位信号250以生成第i个pwm信号pwmi。即达pwm信号pwmin直接用作第一pwm信号。遵循该方法，可以根据本文所述的各种实施例可控地产生n-1个pwm信号。

图5a描绘了适于平衡相电流的示例性相数倍增器的结构。在此描绘的示例中，n个功率级145是智能功率级(例如，sps1、sps2、sps3和sps4)。相数倍增器135b产生n个pwm信号(例如，pwm1、pwm2、pwm3和pwm4)。n个智能功率级接收n个pwm信号。n个智能相级145中的每个智能功率级接收相应的pwm信号，并生成参照参考电压vrefin的相应的电流检测器输出信号imonx。参考电压vrefin可以是由外部电源提供的直流电压。在该描绘的示例中，参考电压vrefin由pwm控制器125提供。

n个电流检测器输出信号imonx(例如imon1、imon2、imon3、imon4)包括一个主电流检测器输出信号(例如imon1)，其余n个电流检测器输出信号imoni(例如imon2，imon3，imon4))是从属电流检测器的输出信号。主电流检测器输出信号直接报告回pwm控制器125，以保持sps报告的imon的准确性。

所有电流检测器输出信号都返回到相数倍增器135。更具体地说，相数倍增器135还包括一个相电流控制电路ishare500。所有电流检测器输出信号imonx都返回到ishare500。可以计算出每个从机电流检测器输出信号imoni和主电流检测器输出信号imon1之间的差值。计算出来的差值505可以报告给pwm信号产生器220，以改变相应的pwm信号的工作周期。参考图6进一步详细描述用于微调相应的pwm信号的工作周期的示例性方法。

图5b描绘了图5a的相数倍增器中的示例性相电流控制电路(ishare)的结构。相电流控制电路(ishare)500包括时序管理器510。时序管理器510由系统时钟信号2181触发以生成选择信号515。

ishare500还包括第一四输入多路复用器520。第一四输入多路复用器520接收四个电流检测器输出信号(例如，imon1、imon2、imon3和imon4)。选择信号315用于周期性地在四个电流检测器输出信号中选择。所选电流检测器输出信号525由模数转换器(adc)530接收。对于低工作操作周期，下斜坡采样窗口较长。可以在系统时钟信号2181的上升沿和pwm信号低窗口期间对所选电流检测器输出信号525进行采样。时序管理器510被配置为控制第一四输入多路复用器520的时序。时序管理器510可以用于确保在切换到下一个电流检测器输出信号(例如imon2)测量之前，adc530已经针对每个电流检测器输出信号(例如imon1)完成了所需数量的采样。在一些实施例中，可以以循环方式放置adc530。adc530针对每个相位收集m/n样本。在该示例中，对于4相相数倍增器(n＝4)，并且系统时钟信号2181是即达pwm信号pwmin的32倍(m＝32)，则adc530每次可收集8个采样从一个阶段开始。在该描绘的示例中，为了采样例如8个电流值，在下坡处采样电流检测器输出信号imonx。在一些实施例中，电流检测器输出信号imonx可以在上坡处被采样。

在该说明性示例中，ishare500还包括第二个多路复用器540。第二个四输入多路复用器540还由选择信号515控制，以选择性地输出每个相位的采样值。对于每个相位，采样的8个电流值将由计算电路550接收。计算电路550计算移动平均电流im-monx(例如，im-mon1、im-mon2、im-mon3、im-mon4)。例如，对于第一电流检测器输出信号imon1，adc530收集8个采样，并将这8个采样发送到计算电路550以生成第一移动平均电流im-mon1。对于第二个电流检测器输出信号imon2，adc530收集8个采样并将这8个采样发送到计算电路550以生成第二个移动平均电流im-mon2。比较器电路560接收所计算的移动平均电流im-monx(例如，im-mon1、im-mon2、im-mon3、im-mon4)。由于选择了imon1作为直接反馈到主电流检测器的输出信号在pwm控制器125中，比较器系统560将第一移动平均电流im-mon1用作参考以计算相应的电流差。计算出的不同的电流可以用于调整n-1个pwm信号(例如，pwm2、pwm3、pwm4)的工作周期。在一些实施例中，由于adc(例如，adc530)已经将模拟数据转换成数字数据，所以可以使用微控制器或状态机来处理数字数据。因此，在数字域中，可以省略第二个多路复用器540。数字数据也可以与系统时钟信号210同步以进行精确计算。

例如，im-mon1和im-mon2被第二比较器5602接收。第二比较器5602计算im-mon1和im-mon2之间的差。pwm信号发生器220b接收计算出的差5052，以微调pwm2的工作周期。第三比较器5603计算im-mon1和im-mon3之间的差5053。计算出的差5053可用于微调pwm3的工作周期。第四比较器5604计算im-mon1和im-mon4之间的差5054。所计算的差值5054可用于微调pwm4的工作周期。

在一些实施例中，可以以其他方式来计算移动平均电流。例如，为了生成第一移动平均电流im-mon1，计算电路550不是使用第一相电流检测器输出信号imon1的全部8个采样，而是可以被配置为拾取第四相电流检测器输出信号imon4的前两个采样，并从第一相电流检测器输出信号imon1的最后六个采样中选出一个第一移动平均电流im-mon1。在一些实施例中，计算电路550可以被配置为拾取先前的第一相电流检测器输出信号imon1'的前两个采样，并且拾取当前的第一相电流检测器输出信号imon1的后六个采样，以便生成第一移动平均电流im-mon1。当使用来自两个开关周期的imon信号时，可以研究电感器电流移动模式。当偏差高时，可能是瞬态事件的结果。如果移动平均变化是在稳态还是在瞬态期间，则算法可以区分。因此，可以避免系统不稳定。

图5c描绘了系统时钟信号，生成的脉冲宽度调制(pwm)信号和相电流的示例性时序图。在该描绘的示例中，系统时钟信号2181的频率是即达pwm信号pwmin的频率fsw的32倍。生成的pwm1、pwm2、pwm3和pwm4与即达pwm信号pwmin具有相同的频率。

由相应的sps(例如，sps1、sps2、sps3、sps4)产生的相电流检测器输出信号imon1、imon2、imon3、imon4中的每个相电流输出信号，都具有上斜率和下斜率。上斜率发生在相应的pwm信号的上升沿，而下斜率发生在相应的pwm信号的下降沿。每个相电流检测器输出信号imon1、imon2、imon3、imon4将在相时钟检测器输出信号的下斜率上的系统时钟信号2181的上升沿采样，以获得8个采样。采样值可以用于生成移动平均电流im-monx(例如，im-mon1、im-mon2、im-mon3、immon4)。

图6表示用于调节所产生的pwm信号的工作周期，以便平衡相电流的示例性方法的流程图。主电流检测器输出信号(例如imon1)的移动平均电流(例如im-mon1)与从站电流的监视输出信号(例如，imon2、imon3、imon4)的移动平均电流(例如imon2、imon2、imon2)之间的关系，由状态机(例如，在延迟控制器245中)监控，以便动态地调节从机pwm信号(例如，pwm2、pwm3、pwm4)的工作周期。

在该详细示例中，讨论了方法600以微调第二pwm信号pwm2的工作周期。已经选择第一相电流检测器输出信号imon1作为主信号，以便发送回pwm控制器125。已经计算出第一相电流检测器输出信号imon1的移动平均电流im-mon1，并且第二相电流检测器输出信号imon2的移动平均电流im-mon2也已经计算，例如通过电路550进行了计算。比较器系统(例如，比较器系统560)计算im-mon1和im-mon2之间的差值(例如，差值5052)。延迟控制器245的状态机可以用于基于5052来改变第二pwm信号pwm2的工作周期。

在605处，状态机判定im-mon1是否等于im-mon2(例如，差值5052是否等于0)。如果im-mon1＝im-mon2，则在610处，状态机对第二pwm信号pwm2的工作周期(例如，脉冲宽度)不进行任何操作。

如果im-mon1不等于im-mon2，则在615处，状态机确定im-mon1是否大于im-mon2。如果im-mon1大于im-mon2，则在620处，状态机增加第二pwm信号pwm2的工作周期(例如，脉冲宽度)。例如，状态机可以向延迟控制器中的延迟计时器添加微调延迟。

如果im-mon1小于im-mon2，则在625处，状态机会减小第二pwm信号pwm2的工作周期(例如，脉冲宽度)。例如，状态机可以减少延迟控制器中延迟计时器的微调延迟。状态机不断监视im-mon1和im-mon2之间的关系，以动态调整第二个pwm信号pwm2的工作周期。因此，可以动态地调整每个从pwm信号的脉冲宽度，而不会损失相电流检测器输出信号imon的精度。

尽管已经参考附图描述了各种实施例，但是其他实施例也是可能的。实施例的一些方面可以被实现为计算机系统。例如，各种实施方式可以包括数字和/或模拟电路、计算机硬件、固件、软件或其组合。可以在计算机程序产品中实现设备元件，该计算机程序产品有形地体现在信息载体中，例如在机器可读存储设备中，以由可编程处理器执行。可以通过执行指令程序以通过对输入数据进行操作并生成输出来执行各种程序的功能的可编程处理器，来执行本发明的方法和方法。一些实施例可以有利地在可编程系统上执行的一个或多个计算机程序中实现，该程序包括至少一个可编程处理器，该至少一个可编程处理器被耦合以从数据存储系统接收数据和指令以及向数据存储系统传输数据和指令，至少一个输入设备和/或至少一个输出设备。计算机程序是一组指令，可以在计算机中直接或间接使用它们来执行某些活动或带来一定的结果。可以以任何形式的编程语言(包括编译或解释语言)编写计算机程序，并且可以以任何形式进行部署，包括作为独立程序或作为模块、组件、子例程或其他适合使用的单元在计算环境中。

作为示例，而非限制，用于执行指令程序的合适处理器包括通用微处理器和专用微处理器，其可以包括单个处理器或任何种类计算机的多个处理器之一。通常，处理器将从只读存储器或随机存取存储器或两者接收指令和数据。计算机的基本要素是用于执行指令的处理器，以及用于存储指令和数据的一个或多个存储器。

在各种实施例中，计算机系统可以包括非暂时性存储器。存储器可以连接到一个或多个处理器，该一个或多个处理器可以被配置用于存储数据和计算机可读指令，包括处理器可执行程序指令。数据和计算机可读指令可以被一个或多个处理器访问。当由一个或多个处理器执行时，处理器可执行程序指令可以使一个或多个处理器执行各种操作。

可以使用包括各种电子硬件的电路来实现模块的各种示例。作为示例，而非限制，硬件可以包括晶体管、电阻器、电容器、开关、集成电路和/或其他模块。在各个示例中，模块可以包括在含有各种集成电路(例如，fpga、asic)的硅基板上制造的模拟和/或数字逻辑、离散组件、迹线和/或存储电路。在一些实施例中，模块可以包括执行由处理器执行的预编程指令和/或软件。例如，各种模块可能涉及硬件和软件。

在一个示例性方面，一种系统包括脉宽调制(wpm)控制器，该控制器被配置根据输出电压信号和/或输出电流信号而产生即达pwm信号pwmin，以提供给负载。该系统还包括配置根据即达pwm信号pwmin生成用于n-1个功率级的n-1个pwm信号(pwm2、pwm3、pwm4)的相位乘法器，该相数倍增器包括一个延迟模块，其配置为接收即达pwm信号pwmin并复制即达pwm信号pwmin的脉冲宽度w。相数倍增器还包括n-1片(第2切片、…、第n切片)个pwm逻辑电路，用于接收脉冲宽度w和时钟信号以生成n-1个pwm信号(pwm2、…、pwmn)。n-1片个pwm逻辑电路中的每个第i片都包括移相器、延迟控制器和锁存器。移相器被配置为生成具有预定度的移相时钟信号，该预定度等于(i-1)*360/n，2≤i≤n。延迟控制器被配置为延迟脉冲宽度win对相移时钟信号的响应。锁存器被配置根据相移的时钟信号和延迟控制器的输出信号而产生第i个pwm信号。

在一些实施例中，延迟模块可以包括延迟锁定回路(dll)。在一些实施例中，pwm控制器可以进一步被配置为生成与pwmin信号相关联的同步时钟信号，该同步时钟信号将由相数倍增器接收。在一些实施例中，锁存器进一步包括置位复位(sr)锁存器，置位输入被耦合以接收相移的时钟信号，并且置位输入被耦合以接收延迟控制器的输出信号。该输出信号的上升沿可以发生在相移时钟信号的上升沿之后的w时段里。

在一些实施例中，系统还可以包括n个功率级，n个功率级中的每个功率级可以具有耦合以提供公共输出节点的输出，并且n个功率级中的n-1个功率级耦合到pwm逻辑电路的n-1片中的相应一个片上。n-1个功率级中的每个功率级可以配置为根据n-1个pwm信号(pwm2、…、pwmn)中相应一个的工作周期和相位进行操作。在一些实施例中，n个功率级中的一个功率级可以被耦合，以接收即达pwm信号pwmin。在一些实施例中，相数倍增器还可以包括频率合成器，该频率合成器被配置根据接收到同步时钟信号而生成时钟信号。时钟信号的频率可以是即达pwm信号pwmin的频率的32倍。同步时钟信号可以具有与即达pwm信号pwmin相同的频率。在一些实施例中，n-1片(第2切片、…、第n切片)个pwm逻辑电路可以进一步被配置为接收相移的时钟信号，以生成n-1个pwm信号(pwm2、…、pwmn)。

在一些实施例中，系统还可包括n个功率级，其被配置为接收n个pwm信号并相应地产生n个电流检测器输出信号。pwm控制器可以接收第一功率级(sps1)的第一电流检测器输出信号(imon1)，pwm逻辑电路的(n-1)个切片中的每个切片还可以包括耦合一个相电流控制电路(ishare)，以便从n个功率级接收n个电流检测器输出信号。ishare可以被配置根据n个电流检测器输出信号而产生相应的微调信号(505i)，以调节n-1个pwm信号中的相应一个的脉冲宽度。在一些实施例中，ishare可以包括被配置为从n个智能功率级接收n个电流检测器输出信号的n输入选择电路。选择信号可以被配置为以即达pwm信号pwmin的频率的n倍的频率选择n个电流检测器输出信号之一。ishare还可以包括模数转换器，该模数转换器被配置为对所选择的n个电流检测器输出信号中的每一个进行采样和转换。ishare还可以包括计算电路，该计算电路被配置为生成与被采样和转换的n个电流检测器输出信号相对应的n个平均电流值。ishare还可以包括比较器系统，该比较器系统被配置为接收n个平均电流值，并在n个平均电流值之一与其他n-1个平均电流值中的每个之间产生n-1个电流差。n-1个电流差中的每一个都可以由相应的延迟控制器作为相应的微调信号接收，以调整n-1个pwm信号中相应一个的脉冲宽度。

在另一个示例性方面，一种配置为生成n-1个脉宽调制(pwm)信号的集成电路，包括(1)延迟模块，该延迟模块配置为接收即达pwm信号pwmin并复制即达pwm信号pwmin的脉冲宽度w，以及(2)配置n-1片(第2片、…、第n片)个pwm逻辑电路，以接收脉冲宽度w，以及一个时钟信号，以便生成n-1个pwm信号(pwm2、…、pwmn)。n-1片pwm逻辑电路中的第i片(2≤i≤n)包括(1)延迟控制器，配置根据时钟信号延迟脉冲宽度w；以及(2)锁存器，配置根据时钟信号和延迟控制器的输出信号，生成第i个pwm信号。

在一些实施例中，n-1片pwm逻辑电路中的第i片还可以包括移相器，该移相器被配置为接收系统时钟信号，并以预定义相位生成时钟信号，预定义相位等于(i-1)*360/n，2≤i≤n。在一些实施例中，集成电路还可以包括频率合成器，该频率合成器被配置为接收同步时钟信号并生成系统时钟信号，该系统时钟信号可以具有频率是即达pwm信号pwmin的频率的32倍。在一些实施例中，锁存器可以进一步包括置位复位(sr)锁存器，其中置位输入被耦合以接收时钟信号，并且置位输入被耦合以接收延迟控制器的输出信号，该输出信号的上升沿可以发生在时钟信号的上升沿之后的w时段内。在一些实施例中，延迟模块可以包括延迟锁定回路(dll)。

在另一个示例性方面，一种生成n-1个脉宽调制(pwm)信号的方法，包括：(1)通过延迟模块接收即达pwm信号pwmin，并复制即达pwm信号pwmin的脉冲宽度w，(2)通过n-1片(第2片、…、第n片)pwm逻辑电路接收脉冲宽度w和一个时钟信号以生成n-1个pwm信号(pwm2、…、pwmn)，(3)通过n-1个pwm逻辑电路片中的每一个的相应延迟控制器，响应于时钟信号，延迟脉冲宽度w，以及(4)通过n-1个pwm逻辑电路片中的每个锁存器电路，响应时钟信号和延迟控制器的输出信号，生成第i个pwm信号。

在一些实施例中，该方法还可以包括：接收系统时钟信号，并且由移相器生成具有预定相位的相移时钟信号以生成时钟信号，该预定义相位可以等于(i-1)*360/n，2≤i≤n。在一些实施例中，该方法还可以包括：接收同步时钟信号，并且通过频率合成器生成系统时钟信号，该系统时钟信号的频率是即达pwm信号pwmin频率的32倍。同步时钟信号可以具有与即达pwm信号pwmin相同的频率。在一些实施例中，锁存器还可以包括置位复位(sr)锁存器，其中置位输入耦合接收时钟信号，并且复位输入耦合接收延迟控制器的输出信号，该输出信号的上升沿可以发生在时钟信号的上升沿之后的w时段内。在一些实施例中，延迟模块可以包括延迟锁定回路(dll)。

本文已经描述了许多实施方式。然而，要理解的是，可以进行各种修改。例如，如果以不同的顺序执行所公开的技术的步骤，或者如果以不同的方式组合所公开的系统的组件，或者如果该组件补充有其他组件，则可以实现有利的结果。因此，其他实施方式在所附权利要求的范围内。