技术总结
本发明公开了一种可异步置数的可逆单边沿JK触发器，其由1个NOT可逆逻辑门、2个Feynman可逆逻辑门和5个Fredkin可逆逻辑门构成，其具有异步置数使能信号输入端、时钟信号输入端、第一数据输入端、第二数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端，以及异步置数使能信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、第四垃圾位输出端、2个用于输出时钟信号或逻辑低电平信号的信号输出端；优点是其具有单边沿JK触发器功能，且具有异步置数功能，有利于使可逆时序逻辑电路在异步置数后从确定的初始状态运行或从错误状态回到可以控制的确定状态。制的确定状态。制的确定状态。
技术研发人员：吴钰 王伦耀 夏银水 储著飞
受保护的技术使用者：宁波大学
技术研发日：2021.01.15
技术公布日：2021/6/3