振荡器及电子装置的制作方法

本发明涉及振荡器技术领域，特别涉及一种振荡器及电子装置。

背景技术：

振荡器(voltage-controlledoscillator)在现代数字电路(特别是高速电路)和模拟电路(特别是射频收发机电路)中有着广泛的应用，在数字系统中主要用于低抖动的时钟信号源等，在模拟系统中主要用作低相位噪声的本振信号源等。且随着微电子技术的发展，微电子电路对低功耗振荡器(lowpoweroscillator，lpo)的需求也越来越强烈。

请参考图1，现有技术中一种振荡器的具体电路结构包括：交叉耦合对管、晶体管m3～m6以及谐振电容c，其中，交叉耦合对管包括晶体管m1、m2，m1的栅端连接m2的漏端和m4的源端，形成输出节点out，m2的栅端连接m1的漏端和m3的源端，m3的栅端连接m3的漏端、m4的栅端和漏端以及电源电压端vdd，m1的源端连接谐振电容c的一端以及m5的漏端，形成连接节点x，m2的源端连接谐振电容c的另一端以及m6的漏端，形成连接节点y，m5的栅端和m6的栅端均接入可变的控制电压信号vinvco，m5的源端和m6的源端均接地端vss。其中m5和m6作为尾电流源，控制电压信号vinvco的改变可微调尾电流源m5、m6的电流，以微调振荡器的振荡频率。m1～m6的阈值电压均相同，均为vthn。

假设上述振荡器开始工作时，m1截止，m2导通，图1所述的振荡器中的电流流向如图2所示，为了更清楚的显示此时的电路关系，将图2所示的电路简化为图3所示的等效电路，其中，输出节点out处的输出电压vout＝vy＝vdd-vthm3-vthm2＝vdd-2vthn。当连接节点x处放电至vx＝vout-vthm1＝vdd-3vthn时，m1导通，由此，连接节点x处的电压vx上升至vdd-2vthn，连接节点y处的电压vy跳变为vdd-vthn并开始放电直至电压下降至vx＝vout-vthm1＝vdd-3vthn，此时，m2再次导通，m1截止。由此可见，连接节点y处在一次完整的放电过程中电压从vy变化为vx，总的电压变化量为2vthn。由此得到谐振电容c的放电时间δt以及振荡器的振荡频率fosc如下：

上述的振荡器存在以下缺陷：

1、该振荡器不适合低功率(lowpower)情况，因为它工作在饱和区；

2、若该振荡器工作在亚阈值区，振荡频率fosc的振幅不同，因为在亚阈值区，当控制电压信号vinvco有较小浮动或者电源电压端vdd或地端vss上噪声较大时，尾电流源m5、m6的电流会有较大的浮动，导致振荡器的输出信号振幅不稳定，且振荡器的振荡频率微调线性度不佳。

3、该振荡器输出表达式中vthn温度系数高，因此对于不同的工作频率会引起振荡器的输出频率明显的变化。

技术实现要素：

本发明的目的在于提供一种振荡器及电子装置，能够适用于低功率情况。

为实现上述目的，本发明提供一种振荡器，其包括交叉耦合对管、连接在所述交叉耦合对管与电源电压端之间的多个分支电路、连接在所述交叉耦合对管与地端之间的多个尾电流源以及连接所述交叉耦合对管的谐振电容；每个所述分支电路包括与所述交叉耦合对管串联的可变电阻；各个所述尾电流源受控于同一恒定电压信号。

可选地，所述交叉耦合对管包括第一晶体管和第二晶体管，所述第一晶体管的漏端连接所述第二晶体管的栅端以及相应的一个所述分支电路，所述第一晶体管的栅端连接所述第二晶体管的漏端以及相应的另一个所述分支电路，所述第一晶体管的源端连接一个所述尾电流源以及所述谐振电容的一端，所述第二晶体管的源端连接另一个所述尾电流源以及所述谐振电容的另一端。

可选地，每个所述分支电路还包括负载晶体管，所述负载晶体管连接在所述电源电压端和所述可变电阻之间或者连接在所述可变电阻和所述交叉耦合对管之间。

可选地，所述第一晶体管和所述第二晶体管均为nmos晶体管，所述负载晶体管为nmos晶体管或者pmos晶体管。

可选地，每个所述尾电流源包括尾电流晶体管，所述尾电流晶体管连接在所述交叉耦合对管和所述地端之间，且所述尾电流晶体管的栅端接入所述恒定电压信号。

可选地，所述尾电流晶体管为nmos晶体管或pmos晶体管。

可选地，所述振荡器的振荡频率随着所述可变电阻的阻值的变化而变化。

基于同一发明构思，本发明还提供一种电子装置，其包括至少一个本发明所述的振荡器。

可选地，所述电子装置还包括连接所述振荡器的运算放大器以及连接所述运算放大器的驱动电路。

可选地，所述电子装置具有数字系统或者模拟系统，所述振荡器为所述数字系统的时钟信号源或者为所述模拟系统中的本振信号源。

与现有技术相比，本发明的技术方案至少具有以下有益效果之一：

1、由于各个尾电流源均受控于同一恒定电压信号，即各个尾电流源在该恒定电压信号的控制下均为固定的尾电流源，并均工作在亚阈值区，由此可以使得振荡器获得较低的功率，进而适用于低功率情况。

2、当所述振荡器工作在亚阈值区时，由于振荡器的输出频率仅与电阻阻值以及谐振电容的容值相关，与偏置电流(即各个尾电流源和负载晶体管中的电流)大小不相关，因此可以避免当电源电压端或地端的噪声较大时振荡器的电流发生较大变化，进而使得振荡器能够保持输出信号的频率恒定，解决了现有技术中的振荡器因电源电压端或地端的噪声较大而导致输出信号的频率变化较大的问题。

3、该振荡器的输出频率仅与可变电阻的阻值以及谐振电容的容值相关，由于可变电阻和谐振电容的温度系数均很小，因此该振荡器的输出频率对温度变化不敏感，抗温度干扰能力更强。

4、该振荡器可以通过其可变电阻来微调其振荡频率，具有较好的微调线性度，有利于振荡器的振荡频率的精细调节。

附图说明

图1是现有技术中的一种振荡器的具体电路结构示意图。

图2是图1所示的振荡器的电流流向示意图。

图3是图2所示的电路简化后的等效电路图。

图4是本发明一实施例的振荡器的电路结构示意图。

图5是图4所示的振荡器的输出信号的周期与可变电阻的阻值之间的关系曲线图；

图6是图4所示的振荡器的输出信号的波形图。

图7是本发明一实施例的电子装置的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图4，本发明一实施例提供一种振荡器，其包括交叉耦合对管、连接在所述交叉耦合对管与电源电压端vdd之间的多个分支电路、连接在所述交叉耦合对管与地端vss之间的多个尾电流源以及连接所述交叉耦合对管的谐振电容c。

本实施例中，所述交叉耦合对管包括第一晶体管m1和第二晶体管m2，所述交叉耦合对管连接两个分支电路以及两个尾电流源，且一个分支电路由可变电阻r1和负载晶体管m3串联形成，另一个分支支路由可变电阻r2和负载晶体管m4串联形成，两个尾电流源分别为尾电流晶体管m5、m6。

本实施例中，所述第一晶体管m1和所述第二晶体管m2均为nmos晶体管，所述负载晶体管m3、m4均为nmos晶体管，所述尾电流晶体管m5、m6均为nmos管。

本实施例的振荡器中的具体电路连接关系如下：第一晶体管m1的栅端连接第二晶体管m2的漏端以及可变电阻r2的一端，形成一个输出节点out，第二晶体管m2的栅端连接第一晶体管m1的漏端以及可变电阻r1的一端，形成另一个输出节点n，且输出节点out和输出节点n的输出信号相位相差180度。可变电阻r1的另一端连接负载晶体管m3的源端，可变电阻r2的另一端连接负载晶体管m4的源端，负载晶体管m3的漏端与栅端短接且连接至电源电压端vdd，负载晶体管m4的漏端与栅端短接且连接至电源电压端vdd。第一晶体管m1的源端连接谐振电容c的一端以及尾电流晶体管m5的漏端，形成连接节点x，第二晶体管m2的源端连接谐振电容c的另一端以及尾电流晶体管m6的漏端，形成一个连接节点y。尾电流晶体管m5的源端和尾电流晶体管m6的源端均连接地端vss，尾电流晶体管m5的栅端和尾电流晶体管m6的栅端连接同一恒定电压信号vb，由此尾电流晶体管m5和尾电流晶体管m6在恒定电压信号vb的控制下形成为固定的尾电流源。

本实施例的振荡器的所有mos晶体管m1～m6均工作在亚阈值区，其具体工作原理和工作过程如下：

假设开始时，第一晶体管m1截止，第二晶体管m2导通，连接节点y处的电压vy1＝vdd-vgsmin(m3)-vgsmax(m2)，vgsmin(m3)为负载晶体管m3的栅源电压差最小值，vgsmax(m2)为第二晶体管m2的栅源电压最大值。

接着，连接节点x处放电，且当连接节点x处的电压下降至vx1＝vdd-vgsmax(m4)-2r*id-vgsmin(m1)时，第一晶体管m1导通，第二晶体管m2截止。此时，连接节点x处的电压跳变至vx2＝vdd-vgsmin(m4)-vgsmax(m1)，连接节点x在这个过程中的电压变化量δv＝2r*id。其中，vgsmax(m4)为负载晶体管m4的栅源电压差最大值，vgsmin(m4)为负载晶体管m4的栅源电压差最小值，vgsmin(m1)为第一晶体管m1的阈值电压最小值，vgsmax(m1)为第一晶体管m1的阈值电压最大值，r为可变电阻r1当前的阻值，id为尾电流晶体管m5的导电电流。

若vgsmin(m4)≈vgsmin(m1)≈vgsmin(m3)，vgsmax(m4)≈vgsmax(m1)≈vgsmax(m2)，则连接节点x处的电压跳变至vx2时，依据电容两端电压不突变原理，连接节点y处的电压vy2＝δv+vy1，且此时第一晶体管m1导通，第二晶体管m2截止，连接节点y处开始放电至电压下降至vy3＝vx1时，第二晶体管m2再次导通，第一晶体管m1截止，由此得到连接节点y处一次完整的放电过程中总的电压从vy2变化为vy3，变化量为2δv。

且从上述描述中可以看出，一个周期中存在连接节点x、y处的共两次放电过程，因此本实施例的振荡器的振荡频率(即输出频率)fosc的表达式应当如下：

应当注意的是，当假设开始时，第一晶体管m1导通，第二晶体管m2截止，本实施例的振荡器的工作原理和工作过程与上述情形类似，区别仅在于连接节点x处和y处的放电顺序交换，一个周期中同样存在连接节点x、y处的共两次放电过程，得到的振荡器的振荡频率fosc的表达式与上述相同，仅仅是输出信号的相位相差180度。

由上述的振荡频率fosc的表达式可见，本实施例中，振荡器的振荡频率fosc单纯与可变电阻的阻值以及谐振电容c的容值相关。因此，当谐振电容c的容值固定时，要想改变振荡器的振荡频率fosc，可以改变可变电阻r1或者r2的阻值，即谐振电容c的容值固定时，振荡器的振荡频率fosc随着所述可变电阻r1或者r2的阻值的变化而变化。相比于图1所示的传统振荡器的电路结构而言，本实施例的振荡器，一方面由于尾电流源的电流id变化不会引起其输出频率fosc的变化，因此抗噪声性能更好；另一方面，可变电阻r1和r2以及谐振电容c的温度系数均远低于mos晶体管的温度系数，因此其输出频率fosc对温度变化更不敏感，抗温度干扰能力更强；此外，本实施例的振荡器由于可以通过改变可变电阻的阻值来微调其振荡频率，因此具有较好的微调线性度，有利于振荡器的振荡频率的精细调节。

另外，由上述的振荡频率fosc的表达式可见，在谐振电容c的容值固定时，本实施例的振荡器的振荡频率的调节方法包括以下三种方法：(1)单独调节可变电阻r1的阻值；(2)单独调节可变电阻r2的阻值；(3)同时调节可变电阻r1和r2的阻值。具体选取这三种中的哪一种，取决于该振荡器的实际工作情况，尤其是取决于第一晶体管m1和第二晶体管m2的导通与截止情况。

进一步对本实施例的振荡器继续仿真测试，以更好地说明本实施例的振荡器的性能。

请参考图5所示，当微调可变电阻r1或者r2时，本实施例的振荡器的输出信号的周期可变(即振荡频率可变)，且振荡器的输出信号的周期与可变电阻的阻值基本上呈线性关系。由此说明，本实施例中，通过可变电阻r1或r2来微调振荡器的振荡频率，能够具有较好的微调线性度，有利于振荡器的振荡频率精细化调整。

请参考图6所示，本实施例中，即使振荡器在亚阈值区工作，由于采用了固定的尾电流源，因此可以保证尾电流源的电流相对稳定，避免现有技术中通过可变的控制电压来微调尾电流源的电流时导致其电流发生大的变化的问题，能维持频率不变。且即使当电源电压端vdd或地端vss的噪声较大时，由于振荡器的尾电流源的电流稳定，因此也能保持其振荡器的输出信号的频率恒定，进而可以解决现有技术中的振荡器因电源电压端或地端的噪声较大而导致输出信号的频率变化较大的问题。

另外，经测试，本实施例的振荡器的功率可以低至250nw及以下，且振荡器的振荡频率因温度变化而导致的误差可以不超过±3％。

需要说明的是，本实施例中，虽然在交叉耦合对管上连接两个分支支路以及两个尾电流源，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，例如可以在输出节点n与电源电压端vdd之间并联三个或者更多数量的分支支路，在输出节点out与电源电压端vdd之间并联三个或者更多数量的分支支路，且输出节点n和输出节点out中的可变电阻的数量相同且对称分布。再例如，在连接节点x和底端vss之间并联三个或者更多个的固定的尾电流源，在连接节点y和底端vss之间并联三个或者更多个的固定的尾电流源。

此外，由于每个分支支路中，可变电阻与负载晶体管是串联关系，因此其位置可以交换，以可变电阻r1和负载晶体管m3为例，可以使得可变电阻r1的一端连接电源电压端vdd，可变电阻r1的另一端连接负载晶体管m3的漏端和栅端，负载晶体管m3的源端输出节点n。

而且，本实施例中虽然以负载晶体管m3、m4以及尾电流晶体管m5、m6均为nmos晶体管为例来进行说明，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，负载晶体管m3、m4以及尾电流晶体管m5、m6均为nmos晶体管中的至少一个可以被替换为pmos晶体管。其中，当负载晶体管m3、m4中的一个被替换为pmos晶体管且连接在电源电压端vdd和相应的可变电阻之间时，该负载晶体管的栅端和漏端相连且连接可变电阻的一端，该负载晶体管的源端连接电源电压端vdd，当负载晶体管m3、m4中的一个被替换为pmos晶体管且连接在相应的可变电阻和交叉耦合对管之间时，该负载晶体管的栅端和漏端相连且连接交叉耦合对管的输出节点n或out，该负载晶体管的源端连接可变电阻的一端。当尾电流晶体管m5、m6中一个被替换为pmos晶体管时，该尾电流晶体管的栅端连接恒定电压信号vb，漏端接地端vss，源端与连接节点x或y连接。

应当注意的是，本实施例中，尾电流源以及分支电路的结构，仅仅是作为一种最简电路举例，并不代表本发明的技术方案仅限定于此，本领域技术人员可以选用其已知的任意合适的相对复杂的电路来替代本实施例中的尾电流源以及分支电路。

综上所述，本发明的振荡器，由于各个尾电流源均受控于同一恒定电压信号，即各个尾电流源在该恒定电压信号的控制下均为固定的尾电流源且均工作在亚阈值区，由此可以使得振荡器获得较低的功率，进而适用于低功率情况。且该振荡器还可以避免当电源或地噪声较大时振荡器的电流发生较大的变化，进而保持输出信号的频率恒定；另外，该振荡器对温度变化不敏感，抗温度干扰能力更强。与此同时，该振荡器可以通过其可变电阻来微调其振荡频率，具有较好的微调线性度，有利于振荡器的振荡频率的精细调节。

基于同一发明构思，请参考图4，本发明一实施例还提供一种电子装置，其包括至少一个本发明所述的振荡器。

可选地，请参考图5，本实施例的电子装置还包括运算放大器a0和分频电路d0，其中运算放大器a0的同向输入端“+”连接振荡器的输出节点out，运算放大器a0的反向输入端“-”连接振荡器的输出节点n，运算放大器a0的输出端连接分频电路d0的输入端，分频电路d0的输出端输出相应的信号，例如为时钟信号clk。分频电路d0用于扩展运算放大器a0输出信号的频率范围，以满足后级电路的需求。

可选地，所述电子装置具有数字系统或者模拟系统，所述振荡器为所述数字系统的时钟信号源或者为所述模拟系统中的本振信号源。

本发明的电子装置，由于采用了本发明的振荡器，其可以具有更低的功耗以及更高的可靠性等性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。