一种基于电感储能形成线的纳秒短脉冲功率调制拓扑结构及调制方法

1.本发明涉及脉冲发生领域，具体是一种基于电感储能形成线的纳秒短脉冲功率调制拓扑结构及调制方法。


背景技术：

2.相较于脉冲发生器常用的电容储能拓扑，电感储能具有更高的能量密度和更小的物理尺寸。但电感储能拓扑为断路开关控制，难以实现脉冲发生器方波输出和脉冲宽度调制，因此极大限制了电感储能在脉冲发生器中的应用范围。
3.现有脉冲发生器难以同时满足短脉冲、方波、脉冲宽度调制的难题；
4.基于电感储能形成线结构的脉冲发生器难以实现方波条件下的脉冲宽度调制难题。


技术实现要素：

5.本发明的目的是提供一种基于电感储能形成线的纳秒短脉冲功率串联调制拓扑结构，包括调制电阻r
con
、失效调试二极管d
con
、电容c、电源u
dc
、调制开关m
cut
、负载r
load
、主开关m
main
、电感储能形成线。
6.记电源u
dc
正极所在一端为f，负极所在一端为h。
7.f端串联主开关m
main
后接地。
8.h端依次串联调制开关m
cut
和负载r
load
后接地。
9.h端依次串联电容c和主开关m
main
后接地。
10.h端串联调制电阻r
con
后接地。h端连接失效调试二极管d
con
的阴极。失效调试二极管d
con
的阳极接地。
11.记电感储能形成线的两端分别为a点和b点。a点串联调制电阻r
con
后接地，b点依次串联调制开关m
cut
和负载r
load
后接地。
12.所述调制开关m
cut
为mosfet开关管，其中，调制开关m
cut
的栅极悬空，源极连接h端，漏极串联负载r
load
后接地。
13.所述主开关m
main
为mosfet开关管，其中，主开关m
main
的栅极悬空，漏极连接f端，源极接地。
14.一种基于电感储能形成线的纳秒短脉冲功率串联调制方法，包括以下步骤：
15.1)记电感储能形成线的两端分别为a点和b点。
16.在t1时刻令主开关m
main
断开，调制开关m
cut
闭合，令b点状态从短路状态变化为g
load
状态，电感储能形成线的b点产生波的折反射。
17.t1时刻，b点状态的前行电流i
2f
、a点和b点之间的反行电流i
1b
分别如下所示：
[0018][0019]
式中，y1、y2分别表示电感储能形成线、b点的阻抗状态。i0为初始电流。
[0020]
t1时刻时b点发生负载匹配的折反射，即y2＝y1。
[0021]
2)在l时刻，断开调制开关m
cut
，闭合主开关m
main
，反射波到达a点，在a点发生折反射，b点不再发生折反射。
[0022]
此时，a点的折反射电流方程如下所示：
[0023][0024]
式中，i
l
为调制开关m
cut
断开前b点传播到a点的电流。y0为a点阻抗状态。i
0f
、i
1b
分别表示b点、a点的电流。
[0025]
3)经过l时段后，b点阻抗状态为y2＝∞，b点发生全折射，电流方向发生改变，通过失效调试二极管d
con
的作用在调制电阻r
con
上形成时间长度为l的调制脉宽。
[0026]
此时，a点进入b点的电磁波方程如下所示：
[0027][0028]
式中，i
2l
为当前时刻到来前a点的前行电流。
[0029]
a点和b点的阻抗状态方程分别如下所示：
[0030][0031]
一种基于电感储能形成线的纳秒短脉冲功率并联调制拓扑结构，包括调制电阻r
con
、电容c、电源u
dc
、调制开关m
cut
、负载r
load
、主开关m
main
、电感储能形成线。
[0032]
记电源u
dc
正极所在一端为f，负极所在一端为h。
[0033]
f端串联主开关m
main
后接地。
[0034]
h端串联负载r
load
后接地。
[0035]
h端依次串联电容c和主开关m
main
后接地。
[0036]
h端串联调制电阻r
con
后接地。h端串联调制开关m
cut
后接地。
[0037]
记电感储能形成线的两端分别为a点和b点。a点串联调制开关m
cut
后接地，b点串联调负载r
load
后接地。
[0038]
所述调制开关m
cut
为mosfet开关管，其中，调制开关m
cut
的栅极悬空，源极接地，漏极连接h端。
[0039]
所述主开关m
main
为mosfet开关管，其中，主开关m
main
的栅极悬空，漏极连接f端，源极接地。
[0040]
一种基于电感储能形成线的纳秒短脉冲功率并联调制方法，包括以下步骤：
[0041]
1)记电感储能形成线的两端分别为a点和b点。
[0042]
在t1时刻令主开关m
main
断开，调制开关m
cut
闭合，电感储能形成线产生的折反射。
[0043]
2)在l/2时刻，断开调制开关m
cut
，闭合主开关m
main
，电感储能形成线在一个传播周期内存在两个方向相反大小一样的电流波，从而在调制电阻r
con
上形成时间长度为2l的调制脉宽。
[0044]
一个传播周期起始时刻t1的电流波分别如下所示：
[0045][0046]
一个传播周期终止时刻t1的电流波分别如下所示：
[0047][0048]
a点和b点的阻抗状态方程分别如下所示：
[0049][0050]
本发明的技术效果是毋庸置疑的,本发明提出了电感储能形成线脉冲宽度串联调制和并联调制拓扑。
[0051]
本发明公开的脉冲发生器可以几纳秒到几十纳秒的脉冲宽度连续调制，且在5ns～20ns内连续可调。
[0052]
本发明并联调制拓扑中m
main
和m
con
具有相同的地电位，这也意味着在电路设计中，并联调制拓扑的开关设计具有更为稳定的驱动环境。
附图说明
[0053]
图1为电感储能形成线脉宽调制拓扑
‑
串联调制拓扑(sie_pfl)；
[0054]
图2为电感储能形成线脉宽调制拓扑
‑
并联调制拓扑(pie_pfl)；
[0055]
图3为sie_pfl节点电磁波折反射；
[0056]
图4为sie_pfl串联调制型拓扑的控制及输出波形；
[0057]
图5为pie_pfl节点电磁波折反射；
[0058]
图6为pie_pfl并联调制型拓扑的控制及输出波形；
[0059]
图7为串联调制型拓扑的输出负载端脉冲调制波形；
[0060]
图8为串联调制型拓扑的调制端调制负载的脉冲波形；
[0061]
图9为串联调制拓扑实物电路；
[0062]
图10为串联调制拓扑脉宽调制实验结果；
[0063]
图11为并联调制型拓扑的输出负载端脉冲调制波形；
[0064]
图12为并联调制型拓扑的调制端调制负载的脉冲波形；
[0065]
图13为并联调制拓扑实物电路；
[0066]
图14为并联调制拓扑脉宽调制实验结果；
[0067]
图15为使用本实施例设计的超快栅极驱动和开关封装的并联调制拓扑实物电路；
[0068]
图16为电感储能形成线单模块中充电电流波形；图16(a)为充电电流完整波形；图16(b)为充电电流平顶放大；
[0069]
图17为超快栅极驱动和开关封装的并联调制拓扑调制波形；
[0070]
图18为调制后脉冲宽度为5.1ns的准方波脉冲；
[0071]
图19为调制后脉冲宽度为4.3ns的非方波波脉冲；
[0072]
图20为联合多模块叠加方法对所提拓扑的验证；
[0073]
图21为5级堆叠时脉宽调制波形
[0074]
图22为10级堆叠时50khz重复率运行波形。
具体实施方式
[0075]
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
[0076]
实施例1：
[0077]
参见图1、图3、图4，一种基于电感储能形成线的纳秒短脉冲功率串联调制拓扑结构，包括调制电阻r
con
、失效调试二极管d
con
、电容c、电源u
dc
、调制开关m
cut
、负载r
load
、主开关m
main
、电感储能形成线(z
save
)。
[0078]
记电源u
dc
正极所在一端为f，负极所在一端为h。所述电源u
dc
为电压源。
[0079]
f端串联主开关m
main
后接地。
[0080]
h端依次串联调制开关m
cut
和负载r
load
后接地。
[0081]
h端依次串联电容c和主开关m
main
后接地。
[0082]
h端串联调制电阻r
con
后接地。h端连接失效调试二极管d
con
的阴极。失效调试二极管d
con
的阳极接地。
[0083]
记电感储能形成线的两端分别为a点和b点。a点串联调制电阻r
con
后接地，b点依次串联调制开关m
cut
和负载r
load
后接地。
[0084]
所述调制开关m
cut
为mosfet开关管，其中，调制开关m
cut
的栅极悬空，源极连接h端，漏极串联负载r
load
后接地。
[0085]
所述主开关m
main
为mosfet开关管，其中，主开关m
main
的栅极悬空，漏极连接f端，源极接地。
[0086]
实施例2：
[0087]
一种基于电感储能形成线的纳秒短脉冲功率串联调制方法，包括以下步骤：
[0088]
1)记电感储能形成线的两端分别为a点和b点。
[0089]
在t1时刻令主开关m
main
断开，调制开关m
cut
闭合，令b点状态从短路状态变化为g
load
状态，电感储能形成线的b点产生波的折反射。g
load
状态表示负载电阻的导纳形式。
[0090]
t1时刻，b点状态的前行电流i
2f
、a点和b点之间的反行电流i
1b
分别如下所示：
[0091][0092]
式中，y1、y2分别表示电感储能形成线、b点的阻抗状态。i0为初始电流。
[0093]
t1时刻时b点发生负载匹配的折反射，即y2＝y1。
[0094]
2)在l时刻，断开调制开关m
cut
，闭合主开关m
main
，反射波到达a点，在a点发生折反射，b点不再发生折反射。
[0095]
此时，a点的折反射电流方程如下所示：
[0096][0097]
式中，i
l
为调制开关m
cut
断开前b点传播到a点的电流。y0为a点阻抗状态。i
0f
、i
1b
分别表示b点、a点的电流。
[0098]
3)经过l时段后，b点阻抗状态为y2＝∞，b点发生全折射，电流方向发生改变，通过失效调试二极管d
con
的作用在调制电阻r
con
上形成时间长度为l的调制脉宽。
[0099]
此时，a点进入b点的电磁波方程如下所示：
[0100][0101]
式中，i
2l
为当前时刻到来前a点的前行电流。
[0102]
a点和b点的阻抗状态方程分别如下所示：
[0103][0104]
实施例3：
[0105]
参见图2、图5、图6，一种基于电感储能形成线的纳秒短脉冲功率并联调制拓扑结构，包括调制电阻r
con
、电容c、电源u
dc
、调制开关m
cut
、负载r
load
、主开关m
main
、电感储能形成线(z
save
)。
[0106]
记电源u
dc
正极所在一端为f，负极所在一端为h。
[0107]
f端串联主开关m
main
后接地。
[0108]
h端串联负载r
load
后接地。
[0109]
h端依次串联电容c和主开关m
main
后接地。
[0110]
h端串联调制电阻r
con
后接地。h端串联调制开关m
cut
后接地。
[0111]
记电感储能形成线的两端分别为a点和b点。a点串联调制开关m
cut
后接地，b点串联
调负载r
load
后接地。
[0112]
所述调制开关m
cut
为mosfet开关管，其中，调制开关m
cut
的栅极悬空，源极接地，漏极连接h端。
[0113]
所述主开关m
main
为mosfet开关管，其中，主开关m
main
的栅极悬空，漏极连接f端，源极接地。
[0114]
实施例4：
[0115]
一种基于电感储能形成线的纳秒短脉冲功率并联调制方法，包括以下步骤：
[0116]
1)记电感储能形成线的两端分别为a点和b点。
[0117]
在t1时刻令主开关m
main
断开，调制开关m
cut
闭合，电感储能形成线产生的折反射。
[0118]
2)在l/2时刻，断开调制开关m
cut
，闭合主开关m
main
，电感储能形成线在一个传播周期内存在两个方向相反大小一样的电流波，从而在调制电阻r
con
上形成时间长度为2l的调制脉宽。
[0119]
一个传播周期起始时刻t1的电流波分别如下所示：
[0120][0121]
一个传播周期终止时刻t1的电流波分别如下所示：
[0122][0123]
a点和b点的阻抗状态方程分别如下所示：
[0124][0125]
实施例5：
[0126]
一种基于电感储能形成线的纳秒短脉冲功率串联调制拓扑结构，包括调制电阻r
con
、失效调试二极管d
con
、电容c、电源u
dc
、调制开关m
cut
、负载r
load
、主开关m
main
、电感储能形成线。
[0127]
记电源u
dc
正极所在一端为f，负极所在一端为h。所述电源u
dc
为电压源。
[0128]
f端串联主开关m
main
后接地。
[0129]
h端依次串联调制开关m
cut
和负载r
load
后接地。
[0130]
h端依次串联电容c和主开关m
main
后接地。
[0131]
h端串联调制电阻r
con
后接地。h端连接失效调试二极管d
con
的阴极。失效调试二极管d
con
的阳极接地。
[0132]
记电感储能形成线的两端分别为a点和b点。a点串联调制电阻r
con
后接地，b点依次串联调制开关m
cut
和负载r
load
后接地。
[0133]
所述调制开关m
cut
为mosfet开关管，其中，调制开关m
cut
的栅极悬空，源极连接h端，漏极串联负载r
load
后接地。
[0134]
所述主开关m
main
为mosfet开关管，其中，主开关m
main
的栅极悬空，漏极连接f端，源极接地。
[0135]
一种基于电感储能形成线的纳秒短脉冲功率串联调制方法，包括以下步骤：
[0136]
1)记电感储能形成线的两端分别为a点和b点。
[0137]
在t1时刻令主开关m
main
断开，调制开关m
cut
闭合，令b点状态从短路状态变化为g
load
状态，电感储能形成线的b点产生波的折反射。
[0138]
t1时刻，b点状态的前行电流i
2f
、a点和b点之间的反行电流i
1b
分别如下所示：
[0139][0140]
式中，y1、y2分别表示电感储能形成线、b点的阻抗状态。i0为初始电流。
[0141]
t1时刻时b点发生负载匹配的折反射，即y2＝y1。
[0142]
2)在l时刻，断开调制开关m
cut
，闭合主开关m
main
，反射波到达a点，在a点发生折反射，b点不再发生折反射。
[0143]
此时，a点的折反射电流方程如下所示：
[0144][0145]
式中，i
l
为调制开关m
cut
断开前b点传播到a点的电流。y0为a点阻抗状态。i
0f
、i
1b
分别表示b点、a点的电流。
[0146]
3)经过l时段后，b点阻抗状态为y2＝∞，b点发生全折射，电流方向发生改变，通过失效调试二极管d
con
的作用在调制电阻r
con
上形成时间长度为l的调制脉宽。
[0147]
此时，a点进入b点的电磁波方程如下所示：
[0148][0149]
式中，i
2l
为当前时刻到来前a点的前行电流。
[0150]
a点和b点的阻抗状态方程分别如下所示：
[0151][0152]
一种基于电感储能形成线的纳秒短脉冲功率并联调制拓扑结构，包括调制电阻r
con
、电容c、电源u
dc
、调制开关m
cut
、负载r
load
、主开关m
main
、电感储能形成线。
[0153]
记电源u
dc
正极所在一端为f，负极所在一端为h。
[0154]
f端串联主开关m
main
后接地。
[0155]
h端串联负载r
load
后接地。
[0156]
h端依次串联电容c和主开关m
main
后接地。
[0157]
h端串联调制电阻r
con
后接地。h端串联调制开关m
cut
后接地。
[0158]
记电感储能形成线的两端分别为a点和b点。a点串联调制开关m
cut
后接地，b点串联调负载r
load
后接地。
[0159]
所述调制开关m
cut
为mosfet开关管，其中，调制开关m
cut
的栅极悬空，源极接地，漏极连接h端。
[0160]
所述主开关m
main
为mosfet开关管，其中，主开关m
main
的栅极悬空，漏极连接f端，源极接地。
[0161]
一种基于电感储能形成线的纳秒短脉冲功率并联调制方法，包括以下步骤：
[0162]
1)记电感储能形成线的两端分别为a点和b点。
[0163]
在t1时刻令主开关m
main
断开，调制开关m
cut
闭合，电感储能形成线产生的折反射。
[0164]
2)在l/2时刻，断开调制开关m
cut
，闭合主开关m
main
，电感储能形成线在一个传播周期内存在两个方向相反大小一样的电流波，从而在调制电阻r
con
上形成时间长度为2l的调制脉宽。
[0165]
一个传播周期起始时刻t1的电流波分别如下所示：
[0166][0167]
一个传播周期终止时刻t1的电流波分别如下所示：
[0168][0169]
a点和b点的阻抗状态方程分别如下所示：
[0170][0171]
实施例6：
[0172]
一种基于电感储能形成线的纳秒短脉冲功率串联调制方法，内容如下：
[0173]
为了解释如何在电感储能电路中通过电磁波调控实现形成线脉宽调试，本实施例针对sie_pfl被动电磁波调控过程数学分析。sie_pfl的电磁波折反射如图3所示，控制时序如图4所示，其特征在于调制开关切换后即完成脉冲宽度调制。可以得到y0存在两种阻抗状态，而y2则存在三种阻抗状态，如式(1)。
[0174][0175]
图4是指调制脉宽为一个电长度l时的控制信号时序，可以发现在开关闭合后较长
时间内电路均保持y2＝g
load
，波过程起始的第一个时刻为m
main
断开。此时m
con
依旧闭合，因此y2从短路状态变化为g
load
状态。时刻t1时在y2上的前行电流i
2f
也就是负载电流i
r
的表达式和在y1上的反行电流i
1b
表达式(2)如下所示，其中i0为初始电流。这也意味着，t1时刻，b点发生负载匹配的折反射，即y2＝y1。
[0176][0177]
而在l时刻，调制开关m
cut
断开，而m
main
早已断开，而此时原来的反射波已经到达a点，因此b点将不再发生折反射。但y0＝0，故将在a点发生折反射，假设m
cut
断开前y1传播到a点的电流为i
l
，首先可以得到式(3)所示的折反射系数，将式(3)和式(2)联立可以得到l时刻由于m
cut
动作在a点的折反射电流方程，如式(4)。也就是说此时由于a点短路且m
cut
断开，负载上不再存在电流从而实现脉冲宽度截至达到脉宽调试效果，同时截断后y1中的原有电流继续完成在y1中的传递过程。
[0178][0179][0180]
经过l时间长度的传递，到2l时刻，m
cut
调制开关依旧断开，此时b点状态为y2＝∞，此时的折反射系数为(5)，定义该时刻前y1中的前行电流为i
2l
，联立求解公式可得到此时从y1进入y2的电磁波方程为式(6)。这个时候发生全折射，且电流方向发生改变，进而失效调试二极管d
con
作用而在调制电阻r
con
上形成时间长度为l的调制脉宽，如图4中的虚线部分波形。
[0181][0182][0183]
实施例7：
[0184]
一种基于电感储能形成线的纳秒短脉冲功率并联调制方法，内容如下：
[0185]
不同于被动式调控拓扑直接切断脉冲传递间接调控电磁波达到脉宽调制，本实施例还提出了电感储能形成线脉宽调制主动电磁波调控拓扑(pie_pfl)。pie_pfl具有更少的半导体器件，并且可以主动调控电磁波通过a，b点同时电磁波调控实现脉宽调制。图5是pie_pfl电磁波折反射的等效过程节点，a、b点的阻抗状态可以通过调制开关m
con
和主开关m
main
的通断实现状态切换，其特征在于调制开关直接引起形成线中波的折反射主动调控电磁波，在主开关动作后两个电磁波同时协调传递才形成调制脉冲输出。
[0186]
经过对偶转换后，式(1)是pie_pfl中a、b点的阻抗状态方程。pie_pfl中y2仅具有两种阻抗状态，并且y0和y2的阻抗状态均可通过m
con
和m
main
主动切换。图6是pie_pfl的控制逻辑以及输出波形，这里的pie_pfl调制脉宽是原有2l长度脉宽的四分之一，即调制脉宽为l/2。图6中，我们定义t1为0时刻，即开始持续时间为2l时间长度波过程的起始时刻。
[0187]
式(2)是a、b点的折反射系数矩阵，在有效时间长度内电流波在a、b点的折反射状态是唯一的并且总是以切换状态时刻前电流的大小和方向有关。为了得到不同时刻下的初始电流值，本实施例首先求解pie_pfl在切换时刻的电流方程。由于m
con
和m
main
两个开关的动作时间间隔小于一个同轴电缆电长度，因此在t1和l/2时刻的电流均为初始电流i0，即在y1内会在一个传播周期内存在两个方向相反大小一样的反射波，如式(2)和式(3)。两个开关的错时调控使得原本固定长度的形成线传播时间内在首位两端分别产生了两个幅值一致但作用负载不同，方向不同的电流波。总体来说，pie_pfl拓扑在调制负载和输出负载上输出的脉冲的总时间始终为完整传播长度。
[0188][0189][0190][0191]
实施例8：
[0192]
一种基于电感储能形成线的纳秒短脉冲功率串联调制方法的仿真和实验验证，内容如下：
[0193]
图7为输出负载端脉宽调制结果，脉冲宽度从初始的没有调制效果逐渐缩短，并且体现出明显的截断效果，从24ns到5ns的波形调制变化过程可以看到，输出脉冲上升时间由主开关的关断速度决定，而调制脉冲的下降时间则由调制开关的开通速度决定。与marx发生器中的尾切开关效果类似，所提串联调制型拓扑也是用过切换调制波形的传递回路实现脉宽调制。区别在于电感储能形成线中，调制开关不仅可以解决单端电感储能形成线输出脉冲下降时间不可动的难题，还可以实现脉冲宽度调制。
[0194]
需要关注的是调制端的脉冲电压变化情况。前文分析结果表明，串联调制拓扑在脉宽调制状态下会通过调制负载r
con
实现调制能力释放。图8是图7中经过脉宽调制后的调
制负载波形。图8中的24ns初始脉宽条件下没有调制负载电压输出，而在20ns脉宽调制时，则在调制负载上出现4ns脉宽的调制脉冲波形。随着调制脉宽宽度增加自然也随着也在调制负载r
con
上出现了调制后截断的脉冲电压。
[0195]
实施例9：
[0196]
一种基于电感储能形成线的纳秒短脉冲功率并联调制方法，内容如下：
[0197]
从图2可以看到并联调制拓扑取消了调制二极管d
con
，而是将m
cut
直接并联在调制端。因此控制时序也与串联调制拓扑存在明显差异，并联调制拓扑的控制时序如图5所示。也就是说，以m
main
的关断时间为原点，m
cut
可调节的最大幅度为增加和减少一个电长度l，当m
cut
的关断时间增加l/2时，调制脉冲宽度为1.5l；当m
cut
的关断时间减少l/2时，调制脉冲宽度为l/2，图5就是m
cut
的关断时间减少l/2时拓扑的时序波形。电感储能拓扑也决定了只有在切断充电回路时刻才会产生脉冲输出，此时输出的脉冲波形上升沿也是由开关关断速度决定。与串联调制拓扑类似，调制开关m
cut
的作用也将具有脉冲尾沿陡化功能。
[0198]
实施例10：
[0199]
一种基于电感储能形成线的纳秒短脉冲功率串联调制方法的实验，内容如下：
[0200]
图9是串联调制拓扑的实物电路，两个开关串联连接，主控开关和调制开关在相同pcb上布置，同时使用sma接头作为储能形成线的连接方式(均匹配50ω)。
[0201]
图10是串联调制拓扑的脉宽调制波形，列举了10ns、13ns、15ns、20ns、24ns共5种调制结果，其中传输线理论脉宽为20ns由于线路损耗以及开关动态性能限制在未调制状态脉冲宽度接近24ns。串联开关结构不可避免引入大量的寄生参数，并且直接存在于脉冲形成线的波传递回路中，这也导致输出脉冲均不具有较好的方波平顶。从第四章测试效果上看，开关的关断时间应当在5ns左右，而使用串联调制结构中脉冲的上升时间已经超过7ns，并且存在较为严重的上升时间延迟，这也导致输出脉冲不具有较好的方波平顶。尤其在脉宽调制过程，按照理论分析调制后输出脉冲应当可以具有更快的脉冲下降时间。陡化下降沿已经在实验中得到了验证，但改善幅度相当有限。可以得到结论，串联调制拓扑会在一定程度上限制输出脉冲的上升时间和调制脉宽的下降时间。
[0202]
实施例11：
[0203]
一种基于电感储能形成线的纳秒短脉冲功率并联调制方法的实验，内容如下：
[0204]
图11是脉宽调制24ns到5ns的负载端电压波形。首先从24ns到20ns，可以看到脉冲的下降时间明显改善，并且随着宽度朝着更短脉冲宽度调制，脉宽的下降时间有所降低，这是由于开关设定的开关关断时间限制，可以看到当设置为5ns的调制脉宽时，输出脉冲半宽仅能达到7ns。这个结果和图7的结果存在明显差异，不难得到结论，在实际电路设计中所提拓扑的脉宽调制极限不仅受到传输线高频损耗等特性限制还很大程度上受到开关导通关断时间的制约。虽然调制开关的作用可以改善输出脉冲的下降时间，但是随着脉冲宽度进一步降低，开关自身的动作时间将成为限制调制裕度的主要因素。
[0205]
图12是调制端调制负载r
con
的脉冲电压波形，首先在出现时间上已经验证了前文的波过程分析，即调制电压将与输出电压方向相反，并且存在以主开关m
main
关断时刻为起点的左右有限电长度分布中。
[0206]
图13是并联调制拓扑的主开关电路和调制开关电路。图13上半部分为调制开关电路，而下半部分为主开关电路。实验电路均采用于串联调制拓扑相同的电路，在主回路布局
以及端口设计上均使用sma输出接口以及降低寄生电感的布局设计。与串联调制拓扑不同的是，并联调制拓扑直接在调制开关输出端口设置了调制负载以消耗脉宽调制过程出现的调制脉冲。
[0207]
相比与串联调制拓扑的输出波形，图14中展示的调制波形具有明显提升。首先是10ns调制波形，我们可以看到并联调制拓扑的输出脉冲波形依旧具有较为完整的脉冲平顶，虽然在电压幅值上依旧存在电压跌落，但这主要是受限于开关器件的动态特性。在15ns、18ns等调制脉宽的下降时间陡化方面，并联结构依旧表现出更好的改善优势。总体来看，并联调制拓扑在脉宽调制效果以及尾沿陡化方面更有优势。
[0208]
实施例12：
[0209]
一种验证基于电感储能形成线的纳秒短脉冲功率调制拓扑的实验，内容如下：
[0210]
在额定大电流条件下关断时间可以达到3ns。设计超快栅极驱动不仅可以提升开关动态特性还可以提高脉冲形成结构的稳定性。因此，本实施例在脉宽调制拓扑得到验证的前提下，使用极低寄生电感开关和超快栅极驱动设计基于并联调制结构的电感储能形成线脉宽调制单模块。图15为设计是脉宽调制电路实物，功率电路和输出接口均与图13保持一致。
[0211]
本实施例实验中，选用的充电电流峰值为41.3a，直流充电电压为25v。图16为电感储能形成线中在开关闭合时存在充电电流波形，图16(a)表明在25v充电电压条件下，经过2μs的短路充电，峰值电流将达到41.3a。为了更加直观的看到电流峰值，我们将电流波形峰值部分进行展开分析，如图16(b)所示，将近80ns持续时间内电感储能形成线中电流已经稳定在41.3a。因此，50ω负载电阻上将通过20.6a形成幅值为1032v的脉冲。
[0212]
图17是使用了本发明设计的开关和超快栅极驱动作为核心器件的脉宽调制结果波形，首先在脉冲上升时间上已经降低到2.3ns，因此输出脉冲无疑具有更为快速的上升、下降速度，并且也具有更为优势的脉冲平顶。从10ns脉宽调制波形对比看出来，图10和图14中的10ns波形均出现电压跌落和平顶丧失的情况，而图17中的10ns调制波形具有良好的脉冲平顶，并且在脉冲前沿保持方面具有突出优势。另外，通过开关封装和超快栅极驱动的使用所提拓扑的输出脉冲可以达到4ns的脉宽调制，并且具有2.1ns的上升时间。
[0213]
本发明在调制过程中也十分关注所提拓扑可以形成的最短脉冲和波形质量。图18是经过脉宽调制控制输出的具有方波平顶的准方波最短脉冲，可以看到脉冲的上升时间为2.1ns，下降时间为3.5ns，而脉冲宽度为5.1ns。这个条件下，输出脉冲依旧具有一个较为稳定的平顶时间，持续时间约为0.9ns。这是所提拓扑可以调制到的最短方波脉冲，受限于下降时间输出脉冲只能称之为准方波脉冲。
[0214]
不同于方波平顶，随着输出脉冲的调制脉宽不断缩短，输出脉冲将不再具有脉冲平顶，如图19所示。虽然这个时候输出脉冲宽度已经降低到4.3ns，但由于已经接近发生器的最快上升时间与之对应的输出脉冲也存在不稳定运行现象。因此，图19所示脉冲波形不是稳定的，这也就是说本发明所使用的动作器件以及调制器件最短可以调制脉冲宽度为4.3ns。
[0215]
实施例13：
[0216]
联合多模块叠加方法对所提拓扑的验证，内容如下：
[0217]
本发明可以结合多种多模块叠加方法实现输出脉冲的功率叠加，拓扑如图20所
示。本实施例以时间隔离法为例。本发明通过5级叠加脉宽调制实验将发生器6ns～20ns的方波脉宽调制情况进行讨论。实验结果如图21所示，5级堆叠时输出脉冲的上升时间为4.5ns，在调制脉冲宽度为8ns～20ns时输出脉冲具有良好的方波平顶，并且基本无传播损失输出电压达到4.91kv。与单级输出对比，主要体现在5级堆叠后脉冲上升时间从2.1ns升高到4.5ns，这造成的主要结果就是可调制的最短脉冲从原来4.3ns升高6ns，并且存在最短脉冲调制时的电压损失。
[0218]
由于电感储能拓扑相较于纳秒脉冲持续时间需要数微秒的时间长度进行储能电感充电，这也限制了发生器可以运行的重复频率，图22为本发明所提发生器在重复频率为50khz时的输出波形(连续运行3min)，此时充电间隔时间达到百微秒充电电源不需要额外扩容并且发生器已有散热措施可以有效耗散热量。