LED驱动控制电路及其驱动控制方法以及LED驱动电路与流程

led驱动控制电路及其驱动控制方法以及led驱动电路
技术领域
1.本发明属于电力电子领域，涉及一种led驱动技术，特别涉及一种led驱动控制电路及其驱动控制方法以及led驱动电路。


背景技术：

2.线性led驱动电路包括整流电路、线性调节管和用于控制线性调节管的控制电路。相比于开关型led驱动电路而言，线性led驱动电路的电路结构相对简单，元器件较少，成本也较低。因此，线性led驱动电路广泛运用于led驱动领域。
3.随着用户需求的不断提升，行业内对led驱动电路的调光深度提出了更高的要求。在调光深度低于1％的应用场景下，传统的线性led驱动电路的电路架构往往无法满足以上的调光深度的要求。如果需要实现0.1％的调光深度，则将要进一步改进线性led驱动电路的控制电路。如图1所示的一种线性led驱动控制电路，可用于较低调光深度的场景应用。线性led驱动控制电路包括电流调节电路10和输出控制电路11，电流调节电路10可视作第一环路电路，输出控制电路11可视作第二环路电路。电流调节电路10耦接输出控制电路11，电流调节电路10用于生成led驱动电路输出电流的参考基准信号，输出控制电路11用于根据参考基准信号控制led驱动电路的输出电流，从而控制led灯的亮度。如图1所示，电流调节电路包括第一电流源i1、第一晶体管m1、第二晶体管m2和第一运放电路cmp1。第一电流源i1的输入端耦接供电引脚vdd，第二晶体管m2的第一端耦接第一电流源i1的输出端，第一运放电路cmp1的第一输入端耦接第一电压v1，第一运放电路cmp1的第二输入端耦接第二晶体管m2的第二端，第一运放电路cmp1的输出端耦接第二晶体管m2的控制端。第一晶体管m1的第一端耦接第二晶体管m2的第二端，第一晶体管m1的第二端耦接地，第一晶体管m1的控制端耦接第一电流源i1的输出端。输出控制电路11包括第三晶体管m3、第四晶体管m4和第二运放电路cmp2。第二运放电路cmp2的第一输入端耦接第二晶体管m2的第二端，第二运放电路cmp2的第二输入端耦接第三晶体管m3的第二端，第二运放电路cmp2的输出端耦接第三晶体管m3的控制端。第四晶体管m4的第一端耦接第三晶体管m3的第二端，第四晶体管m4的第二端耦接地，第四晶体管m4的控制端耦接第一晶体管m1的控制端，第一晶体管m1和第四晶体管m4构成了电流镜。可通过控制流过第一晶体管m1的电流大小从而控制第四晶体管m4的电流大小。
4.如图2所示的另一方案中，线性led驱动控制电路包括电流调节电路20和输出控制电路21。电流调节电路20包括第一电流镜i1、电阻r和第一晶体管m1。第一电流镜i1的输入端供电引脚vdd，电阻r的第一端耦接第一电流源i1的输出端。第一晶体管m1的第一端耦接电阻r的第二端，第一晶体管m1的第二端耦接地，第一晶体管m1的控制端耦接第一电流源i1的输出端。输出控制电路21包括第三晶体管m3、第四晶体管m4和第二运放电路cmp2。第二运放电路cmp2的第一输入端耦接电阻r的第二端，第二运放电路cmp2的第二输入端耦接第三晶体管m3的第二端，第二运放电路cmp2的输出端耦接第三晶体管m3的控制端。第四晶体管m4的第一端耦接第三晶体管m3的第二端，第四晶体管m4的第二端耦接地，第四晶体管m4的
控制端耦接第一晶体管m1的控制端，第一晶体管m1和第四晶体管m4构成了电流镜。
5.0.1％的调光深度对斩波模式的电路设计提出了新的挑战。结合图1可知，当斩波信号pwm信号为低时，需要将第三晶体管m3或者第四晶体管m4完全关断，从而切断流过led灯串的电流。当pwm信号为高时，又需要导通第三晶体管m3以及第四晶体管m4来承载流过led灯串的电流。而在4khz的斩波频率和0.1％的灰度下，pwm信号为高的持续时间仅为250ns，光靠第一电流源i1以及第二运放电路cmp2中的尾电流不足以在此时间段内导通面积较大的第三晶体管m3和第四晶体管m4，导致小灰度斩波模式下，流过led灯串的电流近乎为零，因此存在启动速度较慢的问题。
6.有鉴于此，需要提供一种新的结构或控制方法，用于解决上述至少部分问题。


技术实现要素：

7.针对现有技术中的一个或多个问题，本发明提出了一种led驱动控制电路及其驱动控制方法以及led驱动电路。
8.根据本发明的一个方面，公开了一种led驱动控制电路，led驱动控制电路包括电流调节电路和输出控制电路，电流调节电路包括电流调节单元和第一晶体管，电流调节单元耦接第一晶体管，电流调节单元用于控制流过第一晶体管的电流；输出控制电路包括第三晶体管、第四晶体管、第二运放电路和尾电流控制电路，第三晶体管的第一端用于耦接led负载，第四晶体管的第一端耦接第三晶体管的第二端，第四晶体管的控制端耦接第一晶体管的控制端；第二运放电路的第一输入端耦接第一晶体管的第一端，第二运放电路的第二输入端耦接第三晶体管的第二端，第二运放电路的输出端耦接第三晶体管的控制端；尾电流控制电路的输出端耦接第二运放电路的尾电流控制端，尾电流控制电路用于控制斩波信号处于第一电平时存在一时间段的第二运放电路的尾电流大于斩波信号处于第二电平时的第二运放电路的尾电流。
9.作为本发明的一实施方式，输出控制电路还包括快速启动电路，快速启动电路包括：
10.第三开关，其第一端耦接供电引脚，其第二端耦接第三晶体管的控制端；以及
11.第三开关控制电路，其输出端耦接第三开关的控制端，用于在斩波信号处于第一电平以及流过第三开关管的电流低于预设电流时控制第三开关导通。
12.作为本发明的一实施方式，第三开关控制电路包括：
13.第二电流源，其输入端耦接供电引脚；
14.第四开关，其第一端耦接第二电流源的输入端；
15.第五开关，其第一端耦接第二电流源的输出端，其第二端耦接第四开关的第二端；
16.第六晶体管，其控制端耦接第三晶体管的控制端，其第一端耦接第五开关的第二端，其第二端耦接地；以及
17.与门，其第一输入端耦接第五开关的第二端，其第二输入端耦接斩波信号，其输出端耦接第三开关的控制端。
18.作为本发明的一实施方式，尾电流控制电路包括：
19.第一尾电流控制电路，其输出端耦接第二运放电路的尾电流控制端，用于提供第一电流至第二运放电路的尾电流控制端；以及
20.第二尾电流控制电路，其输出端耦接第二运放电路的尾电流控制端，用于在斩波信号处于第一电平时的一时间段提供第二电流至第二运放电路的尾电流控制端。
21.作为本发明的一实施方式，第一尾电流控制电路包括第四电流源，第四电流源的输入端耦接供电引脚，第四电流源的输出端耦接第二运放电路的尾电流控制端；第二尾电流控制电路包括：
22.第三电流源；
23.第七晶体管，其第一端耦接供电引脚，其控制端和第二端分别耦接第三电流源的输入端；
24.第八晶体管，其第一端耦接供电引脚，其控制端耦接第七晶体管的控制端；以及
25.第六开关，其第一端耦接第八晶体管的第二端，其第二端耦接第二运放电路的尾电流控制端。
26.作为本发明的一实施方式，电流调节单元包括第一电流源，第一电流源至少设有两个输出电流档位，led驱动控制电路通过调节第一电流源的输出电流档位从而调节led驱动电路的输出电流；第二电流源的输出电流为第一电流源的输出电流的k1倍，其中，0.3《k1《1。
27.作为本发明的一实施方式，第二尾电流控制电路还包括缓变控制电路，缓变控制电路用于在斩波信号处于第一电平的状态结束前将第二电流降低至预设值。
28.作为本发明的一实施方式，电流调节单元包括第一电流源，第三电流源的输出电流为第一电流源的输出电流的k2倍，其中，0.05《k2《1。
29.作为本发明的一实施方式，缓变控制电路包括：
30.第五电流源，其输入端耦接供电引脚；
31.第七开关，其第一端耦接第五电流源的输出端，其第二端耦接地；
32.第一电容，其第一端耦接第五电流源的输出端，其第二端耦接地；
33.第九晶体管，其第一端耦接供电引脚；
34.第十晶体管，其第一端耦接供电引脚，其第二端耦接第七晶体管的控制端，其控制端耦接第九晶体管的控制端；
35.第十一晶体管，其第一端分别耦接第九晶体管的控制端和第二端，其控制端耦接第一电容的第一端；以及
36.第二电阻，其第一端耦接第十一晶体管的第二端，其第二端耦接地。
37.作为本发明的一实施方式，快速启动电路还包括：
38.钳位电路，其第一端耦接第一晶体管的控制端，用于在斩波信号处于第二电平时关断第一晶体管或将流过第一晶体管的电流控制在预设阈值内，并将第一晶体管控制端的端电压钳位在预设电压；以及
39.第二开关，其第一端耦接第三晶体管的控制端，其第二端耦接地，用于在斩波信号处于第二电平时关断第三晶体管。
40.作为本发明的一实施方式，钳位电路包括：
41.第一开关，其第一端耦接第一晶体管的控制端；以及
42.第五晶体管，其第一端和控制端分别耦接第一开关的第二端，其第二端耦接地。
43.根据本发明的另一个方面，公开了一种led驱动电路，led驱动电路包括led负载和
如上任一项所述的led驱动控制电路，所述led驱动控制电路耦接led负载，所述led驱动控制电路用以控制led驱动电路的输出电流。
44.根据本发明的又一个方面，公开了一种led驱动控制方法，led驱动控制方法用于控制led驱动控制电路，led驱动控制电路包括电流调节电路和输出控制电路，电流调节电路包括电流调节单元和第一晶体管，电流调节单元用于控制流过第一晶体管的电流；输出控制电路包括第三晶体管、第四晶体管和第二运放电路，第三晶体管的第一端用于耦接led负载，第四晶体管的第一端耦接第三晶体管的第二端，第四晶体管的控制端耦接第一晶体管的控制端；第二运放电路的第一输入端耦接第一晶体管的第一端，第二运放电路的第二输入端耦接第三晶体管的第二端，第二运放电路的输出端耦接第三晶体管的控制端；所述led驱动控制方法包括：控制斩波信号处于第一电平时存在一时间段的第二运放电路的尾电流大于斩波信号处于第二电平时的第二运放电路的尾电流。
45.作为本发明的一实施方式，输出控制电路还包括快速启动电路，快速启动电路包括第三开关，第三开关的第一端耦接供电引脚，第三开关的第二端耦接第三晶体管的控制端；所述led驱动控制方法还包括：在斩波信号处于第一电平以及流过第三开关管的电流低于预设电流时控制第三开关导通。
46.作为本发明的一实施方式，led驱动控制方法具体包括：提供第一电流至第二运放电路的尾电流控制端；在斩波信号处于第一电平时的一时间段提供第二电流至第二运放电路的尾电流控制端。
47.作为本发明的一实施方式，led驱动控制方法还包括：在斩波信号处于第一电平的状态结束前将第二电流降低至预设值。
48.本发明提出了一种led驱动控制电路及其驱动控制方法以及led驱动电路。led驱动控制电路包括电流调节电路和输出控制电路，电流调节电路包括电流调节单元和第一晶体管，电流调节单元耦接第一晶体管，电流调节单元用于控制流过第一晶体管的电流；输出控制电路包括第三晶体管、第四晶体管、第二运放电路和尾电流控制电路，第三晶体管的第一端用于耦接led负载，第四晶体管的第一端耦接第三晶体管的第二端，第四晶体管的控制端耦接第一晶体管的控制端；第二运放电路的第一输入端耦接第一晶体管的第一端，第二运放电路的第二输入端耦接第三晶体管的第二端，第二运放电路的输出端耦接第三晶体管的控制端；尾电流控制电路的输出端耦接第二运放电路的尾电流控制端，尾电流控制电路用于控制斩波信号处于第一电平时存在一时间段的第二运放电路的尾电流大于斩波信号处于第二电平时的第二运放电路的尾电流。本发明提出的一种led驱动控制电路及其驱动控制方法以及led驱动电路，在低深度调光时有效加快启动速度，并保证驱动电路稳定工作。
附图说明
49.附图用来提供对本发明的进一步理解，与说明描述一起用于解释本发明的实施例，并不构成对本发明的限制。在附图中：
50.图1示出了一种现有技术的线性led驱动控制电路的电路结构示意图；
51.图2示出了另一种现有技术的线性led驱动控制电路的电路结构示意图；
52.图3示出了根据本发明一实施例的led驱动控制电路的电路结构示意图；
53.图4示出了根据本发明另一实施例的led驱动控制电路的电路结构示意图；
54.图5示出了根据本发明又一实施例的led驱动控制电路的电路结构示意图；
55.图6示出了根据本发明一实施例的led驱动控制电路的电路结构示意图；
56.图7示出了根据本发明一实施例的led驱动控制电路的信号波形示意图；
57.图8示出了根据本发明另一实施例的led驱动控制电路的信号波形示意图。
具体实施方式
58.为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
59.该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。不同实施例的组合、不同实施例中的一些技术特征进行相互替换，相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。
60.说明书中的“耦接”或“连接”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接，如通过电传导媒介如导体的连接，其中电传导媒介可含有寄生电感或寄生电容，也可通过说明书中实施例所描述的中间电路或部件的连接；间接连接还可包括可实现相同或相似功能的基础上通过其他有源器件或无源器件的连接，如通过开关、信号放大电路、跟随电路等电路或部件的连接。“多个”或“多”表示两个或两个以上。另外，在本发明中，例如第一、第二之类的词语主要用于区分一个技术特征与另一个技术特征，而并不一定要求或暗示这些技术特征之间存在某种实际的关系或者顺序。
61.本发明一实施方式公开了一种led驱动控制电路，led驱动控制电路包括电流调节电路和输出控制电路，如图3所示，电流调节电路包括电流调节单元和第一晶体管m1，电流调节单元耦接第一晶体管，电流调节单元用于控制流过第一晶体管m1的电流。电流调节单元的第一端耦接第一晶体管m1的控制端，电流调节单元的第二端耦接第一晶体管m1的第一端。在如图3所示的实施例中，电流调节单元包括第一电流源i1、第一运放电路cmp1和第二晶体管m2。第一电流源i1的输入端耦接供电引脚vdd，第一运放电路cmp1的第一输入端耦接第一电压v1，第一运放电路cmp1的第二输入端耦接第二晶体管m2的第二端，第一运放电路cmp1的输出端耦接第二晶体管m2的控制端，第二晶体管m2的第一端耦接第一电流源i1的输出端。可通过调整第一电流源i1的输出等方式来调节流过第一晶体管m1的电流。在另一实施例中，电流调节单元包括第一电流源i1和电阻r，第一电流源i1的输入端耦接供电引脚vdd，电阻r的第一端分别耦接第一电流源i1的输出端和第一晶体管m1的控制端，电阻r的第二端用以耦接第一晶体管m1的第一端，第一晶体管m1的第二端耦接地。可通过调整第一电流源i1的输出等方式来调节流过第一晶体管的电流。
62.如图3所示的一实施例中，输出控制电路包括第三晶体管m3、第四晶体管m4、第二运放电路cmp2和尾电流控制电路111。第三晶体管m3的第一端用于耦接led负载的一端。在一实施例中，第三晶体管m3的第一端可以耦接led负载的第二端vled-。第四晶体管m4的第一端耦接第三晶体管m3的第二端，第四晶体管m4的控制端耦接第一晶体管m1的控制端，第四晶体管m4的第二端耦接地。第二运放电路cmp2的第一输入端耦接第一晶体管m1的第一端，第二运放电路cmp2的第二输入端耦接第三晶体管m3的第二端，第二运放电路cmp2的输
出端耦接第三晶体管m3的控制端。尾电流控制电路111的输出端耦接第二运放电路cmp2的尾电流控制端，尾电流控制电路111用于控制斩波信号处于第一电平(例如高电平)时存在一时间段的第二运放电路cmp2的尾电流大于斩波信号处于第二电平(例如低电平)时的第二运放电路cmp2的尾电流。斩波信号为pwm信号，在pwm信号处于第一电平时，控制导通第三晶体管m3和第四晶体管m4。在pwm信号处于第二电平时，控制第三晶体管m3和/或第四晶体管m4关断。通过对斩波信号的占空比的调节，可以调整led驱动电路的输出电流的大小。在斩波信号pwm信号处于第一电平(例如高电平)时，通过增大第二运放电路的尾电流，可快速拉升第三晶体管的控制端的端电压，能够实现led驱动电路的快速启动。
63.在一实施例中，尾电流控制电路111包括第一尾电流控制电路和第二尾电流控制电路。第一尾电流控制电路的输出端耦接第二运放电路的尾电流控制端，第一尾电流控制电路用于提供第一电流至第二运放电路的尾电流控制端。第二尾电流控制电路的输出端耦接第二运放电路的尾电流控制端，第二尾电流控制电路用于在斩波信号处于第一电平时的一时间段提供第二电流至第二运放电路的尾电流控制端。在一实施例中，如图3所示，第一尾电流控制电路包括第四电流源i4，第四电流源i4的输入端耦接供电引脚vdd，第四电流源i4的输出端耦接第二运放电路cmp2的尾电流控制端。
64.在一实施例中，第二尾电流控制电路包括第三电流源k2*i1、第七晶体管m7、第八晶体管m8、第六开关s6。第七晶体管m7的第一端耦接供电引脚vdd，第七晶体管m7的控制端和第二端分别耦接第三电流源的输入端,第三电流源的输出端耦接地。第八晶体管m8的第一端耦接供电引脚vdd，第八晶体管m8的控制端耦接第七晶体管m7的控制端。第六开关s6的第一端耦接第八晶体管m8的第二端，第六开关s6的第二端耦接第二运放电路cmp2的尾电流控制端。在斩波信号pwm信号处于第二电平(例如低电平)时，第六开关s6断开，第一尾电流控制电路中的第四电流源i4提供第一电流至第二运放电路的尾电流控制端。在斩波信号pwm信号处于第一电平(例如高电平)时，第六开关s6导通，第二运放电路cmp2的尾电流为第一电流和第二电流之和，第二运放电路cmp2的尾电流增大，可快速拉升第三晶体管m3的控制端的端电压。在一优选的实施例中，在斩波信号pwm信号变为第一电平(例如高电平)的第二预设时间(比如1us)内，第六开关s6导通。其他时间时第六开关s6不导通，以降低电路功耗。
65.在一实施例中，第三电流源的输出电流为第一电流源的输出电流的k2倍，其中，0.05《k2《1。通过第三电流源的输出电流为第一电流源的输出电流的k2倍的设置，可以使led驱动控制电路适用于不同输出电流的应用，能够自适应地实现快速启动，并且不会产生较大过冲，有效保护了第三晶体管和第四晶体管，使led驱动电路能够稳定工作。
66.在另一实施例中，如图4所示，输出控制电路还包括快速启动电路，快速启动电路包括第一启动模块112，第一启动模块112包括钳位电路和第二开关s2。钳位电路的第一端耦接第一晶体管m1的控制端，钳位电路的第二端耦接地，钳位电路用于在斩波信号处于第二电平时关断第一晶体管m1或将流过第一晶体管m1的电流控制在预设阈值内，并将第一晶体管m1的控制端的端电压钳位在预设电压。相应的，第四晶体管m4的控制端的端电压也钳位在预设电压。第二开关s2的第一端耦接第三晶体管m3的控制端，第二开关s2的第二端耦接地，第二开关s2用于在斩波信号处于第二电平时关断第三晶体管m3。在一具体实施例中，如图3所示，钳位电路包括第一开关s1和第五晶体管m5。第一开关s1的第一端耦接第一晶体
管i1的控制端。第五晶体管m5的第一端和控制端分别耦接第一开关s1的第二端，第五晶体管m5的第二端耦接地。在斩波信号为第二电平时，通过第五晶体管m5把第一晶体管m1和第四晶体管m4的控制端电压控制在比稳态值略低的电压vgs，电压vgs为第五晶体管的控制端和第二端之间的电压差。在斩波信号为第二电平时，通过将第一晶体管m1和第四晶体管m4的控制端端电压控制在预设电压，可有效加快led驱动控制电路的启动速度。此外，在斩波信号为第二电平时，将第三晶体管关断，以切断流过led灯串的电流。选择通过快速启动电路对第三晶体管加以控制，而不对第四晶体管进行启动控制，可在兼顾快速启动的同时避免因产生较大的过冲而导致的led驱动电路的电路功能异常或led灯闪烁。基于以上的电路控制设置，可保证led驱动电路稳定工作。在一实施例中，第一晶体管的宽长比与第五晶体管的宽长比的比值为1：m，其中，1《m《10。在优选的一实施例中，第一晶体管的宽长比与第五晶体管的宽长比的比值为1:2。
67.在一实施例中，如图5所示，输出控制电路还包括快速启动电路，快速启动电路包括第二启动模块113，第二启动模块113包括第三开关s3和第三开关控制电路。第三开关s3的第一端耦接供电引脚vdd，第三开关s3的第二端耦接第三晶体管m3的控制端。第三开关控制电路的输出端耦接第三开关s3的控制端，第三开关控制电路用于在斩波信号处于第一电平以及流过第三开关管m3的电流低于预设电流时控制第三开关s3导通，从而快速提升第三开关管m3的控制端电压，加快led驱动控制电路的启动速度。在一优选的实施例中，第二启动模块113包括第三开关s3、第一电阻r1和第三开关控制电路。第一电阻r1与第三开关s3串联耦接，电阻r1的设置是为了进行限流，避免充电电流过大，其原因是充电电流可通过第三晶体管m3和第四晶体管m4的寄生电容流到第四晶体管m4的栅极，从而易导致较大的过冲。
68.在一具体的实施例中，如图5所示，第三开关控制电路包括第二电流源k1*i1、第四开关s4、第五开关s5、第六晶体管m6以及与门。第二电流源的输入端耦接供电引脚vdd。第四开关s4的第一端耦接第二电流源的输入端。第五开关s5的第一端耦接第二电流源的输出端，第五开关s5的第二端耦接第四开关s4的第二端。第六晶体管m6的控制端耦接第三晶体管m3的控制端，第六晶体管m6的第一端耦接第五开关s5的第二端，第六晶体管m6的第二端耦接地。与门的第一输入端耦接第五开关s5的第二端，与门的第二输入端耦接斩波信号pwm信号，与门的输出端耦接第三开关s3的控制端。在一具体的实施例中，在斩波信号变为第一电平(比如高电平)的第一预设时间(比如50ns)内，第四开关s4导通，此时流过第六晶体管m6的电流小于预设电流，快速启动电路控制第三开关s3导通，以加快第六晶体管m6第一端(图5中b点处)的端电压到达高电平。在斩波信号变为第一电平的50ns后，再将流过第六晶体管m6的电流与第二电流源输出的电流大小进行比较，根据比较结果控制第三开关以及时关断第三开关，避免第三晶体管产生较大的过冲。优选的，第五开关s5在斩波信号变为第一电平的第二预设时间(比如1us)内导通，对第三晶体管m3充电的快速启动才有效，避免因其他原因导致流过第三晶体管m3和第四晶体管m4的输出电流波动而意外导通第三开关所在的快速启动电路，其中，第二预设时间大于第一预设时间。
69.在本发明的一实施例中，结合图5和图7可获知，在斩波信号pwm信号为高电平时，快速启动信号(对应于第三开关s3的开关控制信号)处于高电平，第三开关s3导通，通过对第三晶体管m3进行供电，快速启动电路提供较大的电流，可快速拉升第三晶体管m3的控制端端电压，以加快电流响应速度。当流过第六晶体管m6的电流达到第二电流源的输出电流
时，控制第三开关关断，快速启动信号处于低电平。在斩波信号pwm信号为高电平时，第六开关s6导通，如图7所示，第二运放电路cmp2的尾电流(即图7中的运放尾电流)抬升，从而加快第三晶体管m3的启动。在t1到t2的阶段，快速启动电路和尾电流控制电路都起到了加速启动的作用。在t2到t3阶段，快速启动电路中的第三开关s3关断，快速启动电路不起作用，led驱动控制电路进入闭环工作模式，通过第二运放电路cmp2增加的尾电流来加速输出电流的稳定。在输出趋于稳定后，第二运放电路的尾电流降低到一预设值(可以等于斩波信号为低电平时的尾电流大小)。在t1到t2的阶段，led驱动电路的输出电流(即图7中的led电流)快速升高。而在t2到t3的阶段，led驱动电路的输出电流增速变缓，并逐渐增加到预设的输出电流值，本发明的led驱动电路在低调光深度时可较大程度地缩短启动时间，实现低调光深度下快速且稳定的输出。
70.在本发明的一实施例中，第二尾电流控制电路还包括缓变控制电路，缓变控制电路用于在斩波信号处于第一电平的状态结束前将第二电流降低至预设值。预设值可以等于零或者一接近于零的数值。
71.在一实施例中，如图6所示，尾电流控制电路211还包括缓变控制电路，缓变控制电路包括第五电流源i5、第七开关s7、第一电容c1、第九晶体管m9、第十晶体管m10、第十一晶体管m11和第二电阻r2。第五电流源i5的输入端耦接供电引脚vdd。第七开关s7的第一端耦接第五电流源i5的输出端，第七开关s7的第二端耦接地vss。第一电容c1的第一端耦接第五电流源i5的输出端，第一电容c1的第二端耦接地。第九晶体管m9的第一端耦接供电引脚vdd。第十晶体管m10的第一端耦接供电引脚vdd，第十晶体管m10的第二端耦接第七晶体管m7的控制端，第十晶体管m10的控制端耦接第九晶体管m9的控制端。第十一晶体管m11的第一端分别耦接第九晶体管m9的控制端和第九晶体管m9的第二端，第十一晶体管m11的控制端耦接第一电容c1的第一端。第二电阻r2的第一端耦接第十一晶体管m11的第二端，第二电阻r2的第二端耦接地。在斩波信号处于第一电平时，第七开关s7关断，第五电流源i5对第一电容c1进行充电，第十一晶体管m11的控制端的端电压持续提升。当第十一晶体管m11控制端的端电压达到驱动电压vth时第十一晶体管m11导通，将导致流过第八晶体管m8的电流减小。随着流过第十一晶体管m11的电流的不断增大，流过第八晶体管m8的电流将不断减小，从而实现在斩波信号处于第一电平的状态结束前将第二运放电路的尾电流逐渐降低至预设值。在斩波信号处于第二电平时，第七开关s7导通，逐渐对第一电容c1进行放电，第十一晶体管m11控制端的端电压将降低。当第十一晶体管m11控制端的端电压降低至一定值时，第十一晶体管m11关断。
72.在本发明的另一实施例中，结合图6和图8可获知，led驱动控制电路中设置了缓变控制电路。对比图7和图8可获知，在图7的实施例中，在t3时刻，led电流曲线会存在一个凹陷，将会导致led灯串的忽闪。在图6的实施例中，在斩波信号处于第一电平的状态结束前将第二运放电路的尾电流渐变至斩波信号处于第二电平时的第二运放电路的尾电流，提供给第二运放电路cmp2的尾电流缓慢减小，可减小静态功耗，此外，增加的尾电流消失后因环路需要重新稳定而产生的输出电流凹陷，本发明可有效消除led电流曲线的凹陷，实现led驱动电路的稳定输出。
73.在本发明的一实施例中，电流调节单元包括第一电流源，第一电流源至少设有两个输出电流档位，led驱动控制电路通过调节第一电流源的输出电流档位从而调节led驱动
电路的输出电流。第二电流源的输出电流为第一电流源的输出电流的k1倍，其中，0.3《k1《1。在一具体的实施例中，第一电流源可实现64个档位的输出电流调节，从而实现led驱动电路的64个档位的输出电流控制。比如，流过led灯串的电流可以在1～64ma范围内进行调节控制。在一实施例中，第二电流源的输出电流为第一电流源的输出电流的2/3倍。通过第二电流源的输出电流为第一电流源的输出电流的k1倍的设置，可以使led驱动控制电路适用于不同输出电流的应用，能够自适应地实现快速启动，并且不会产生第三晶体管和第四晶体管的较大过冲，使led驱动电路能够稳定工作。
74.在本发明的一实施例中，第一晶体管的宽长比与第四晶体管的宽长比的比值在1:100至1:6000的范围内。在另一实施例中，第一晶体管的宽长比与第四晶体管的宽长比的比值在1:500至1:5000的范围内，可更好地兼顾调光深度和电路性能。优选的，第一晶体管的宽长比与第四晶体管的宽长比的比值为1:1000。第三晶体管的宽长比与第六晶体管的宽长比的比值为1000:1。
75.在本发明的实施例中，晶体管m1至m12可以为金属氧化物半导体场效应晶体管、结型场效应晶体管和绝缘栅双极型晶体管等之中的任意之一。在一实施例中，晶体管m1至m12都为金属氧化物半导体场效应晶体管。在一实施例中，如图3所示，第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4都为金属氧化物半导体场效应晶体管。第一晶体管m1的第一端为漏极，第一晶体管m1的第二端为源极，第一晶体管m1的控制端为栅极。第二晶体管m2的第一端为漏极，第二晶体管m2的第二端为源极，第二晶体管m2的控制端为栅极。第三晶体管m3、第四晶体管m4可依次设置漏源端，此处不再赘述。另外，针对附图中的实施例，存在连接线交叉的情况之中，标注了耦接点的位置示意为交叉线之间存在耦接关系，否则交叉线之间未示意存在耦接关系。
76.本发明另一实施例公开了一种led驱动电路，led驱动电路包括led负载和如上任一项所述的led驱动控制电路，所述led驱动控制电路耦接led负载，所述led驱动控制电路用以控制led驱动电路的输出电流。
77.本发明又一实施例还公开了一种led驱动控制方法，led驱动控制方法用于控制led驱动控制电路，led驱动控制电路包括电流调节电路和输出控制电路，电流调节电路包括电流调节单元和第一晶体管，电流调节单元用于控制流过第一晶体管的电流。输出控制电路包括第三晶体管、第四晶体管和第二运放电路，第三晶体管的第一端用于耦接led负载，第四晶体管的第一端耦接第三晶体管的第二端，第四晶体管的控制端耦接第一晶体管的控制端。第二运放电路的第一输入端耦接第一晶体管的第一端，第二运放电路的第二输入端耦接第三晶体管的第二端，第二运放电路的输出端耦接第三晶体管的控制端。led驱动控制方法包括：控制斩波信号处于第一电平时存在一时间段的第二运放电路的尾电流大于斩波信号处于第二电平时的第二运放电路的尾电流。
78.在一实施例中，输出控制电路还包括快速启动电路，快速启动电路包括第三开关，第三开关的第一端耦接供电引脚，第三开关的第二端耦接第三晶体管的控制端。通过控制第三开关的开关状态从而控制第三晶体管的控制端的端电压，因此能够提升led驱动电路的启动速度。led驱动控制方法还包括：在斩波信号处于第一电平以及流过第三开关管的电流低于预设电流时控制第三开关导通。
79.在另一实施例中，led驱动控制方法具体包括：提供第一电流至第二运放电路的尾
电流控制端；在斩波信号处于第一电平时的一时间段提供第二电流至第二运放电路的尾电流控制端。
80.在一实施例中，led驱动控制方法还包括：在斩波信号处于第一电平的状态结束前将第二电流降低至预设值。
81.本领域技术人员应当知道，说明书或附图所涉逻辑控制中的“高电平”与“低电平”、“置位”与“复位”、“与门”与“或门”、“同相输入端”与“反相输入端”等逻辑控制可相互调换或改变，通过调节后续逻辑控制而实现与上述实施例相同的功能或目的。
82.这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。说明书中所涉及的效果或优点等相关描述可因具体条件参数的不确定或其它因素影响而可能在实际实验例中不能体现，效果或优点等相关描述不用于对发明范围进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。