一种采样时钟产生电路及模数转换器的制造方法
【技术领域】
[0001]本发明涉及数字信号处理领域，特别涉及一种采样时钟产生电路及模数转换器。
【背景技术】
[0002]由于工艺和器件发展的限制，单片模数转换器(Analog to Digital Converter,简称ADC)芯片的采样频率还不能做的非常高，若要达到更高的采样频率，可以利用多片ADC芯片在不同相位的采样时钟驱动下交错采样实现。
[0003]其中，不同相位的采样时钟通常采用如下方案实现:逻辑电路将时钟源信号分成η路，得到η路频率等于时钟源信号频率/n且相位各不相同的信号，η多2且η为整数；分别在η路信号的传输信道中串联不同数量的反相器进行延时，得到η路采样时钟，在η路采样时钟驱动下交错采样的采样点与在时钟源信号驱动下采样的采样点相同。
[0004]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0005]基于工艺的限制，逻辑电路中各个器件的特性不能达到理论特性，导致通过逻辑电路得到的η路采样时钟的采样点，与时钟源信号的采样点之间存在皮秒(ps)级的时序偏差。由于在传输信道中串联反相器进行的延时只能低至20ps，无法对采样点时序偏差进行有效调整，导致多片ADC在η路采样时钟驱动下的交错采样为非均匀采样，模数转换后的信号中出现谐波，降低了 ADC的转换精度。
【发明内容】
[0006]为了解决现有技术无法对采样点时序偏差进行有效调整、降低了 ADC的转换精度的问题，本发明实施例提供了一种采样时钟产生电路及模数转换器。所述技术方案如下:
[0007]一方面，本发明实施例提供了一种采样时钟产生电路，所述采样时钟产生电路包括阻值可变电路、非门类电路、以及电容，所述非门类电路包括输入端、输出端、电源端和接地端，所述非门类电路的输入端接收周期为T的脉冲信号，所述非门类电路的输出端与所述电容的一端连接，所述电容的另一端接地，所述非门类电路的电源端接电源，所述非门类电路的接地端与所述阻值可变电路的一端连接，所述阻值可变电路的另一端接地；
[0008]所述非门类电路，用于当所述脉冲信号为高电平时，输出低电平；当所述脉冲信号为低电平时，输出高电平；
[0009]所述阻值可变电路，用于阻值每隔时长T变化一次，所述阻值的变化以η*Τ为周期，每个周期内各次变化后的所述阻值各不相同，η多2且η为整数。
[0010]在本发明一种可能的实现方式中，所述阻值可变电路包括场效应管QllOl和η个第一选通开关Κ1102_Κ(1101+η)，每个所述第一选通开关均包括输入端、输出端和控制端，所述场效应管QllOl的漏极与所述非门类电路的接地端连接，所述场效应管QllOl的源极接地，所述场效应管QllOl的栅极分别与各个所述第一选通开关的输出端连接，各个所述第一选通开关的输入端分别接收一个电压值恒定的信号，且各个所述第一选通开关的输入端接收的信号的电压值各不相同，各个所述第一选通开关的控制端分别接收一个周期为n*T的信号，在每个周期η*Τ内，所述周期为η*Τ的信号只在一个时长为T的时间段内为第一电平，其余时间段内均为第二电平，且各个所述选通开关的控制端接收的信号为所述第一电平的时间段不重合；
[0011]其中，当所述第一选通开关的控制端接收的信号为所述第一电平时，所述第一选通开关的输入端与所述第一选通开关的输出端连通；当所述第一选通开关的控制端接收的信号为所述第二电平时，所述第一选通开关的输入端与所述第一选通开关的输出端断开。
[0012]可选地，所述场效应管QllOl为结型场效应晶体管JFET、增强型金属-氧化物半导体场效应晶体管MOSFET、或者耗尽型MOSFET。
[0013]可选地，所述阻值可变电路还包括场效应管Q(1102+n)，所述场效应管Q(1102+n)的栅极接电源，所述场效应管Q(1102+n)的漏极与所述场效应管QllOl的漏极连接，所述场效应管Q(1102+n)的源极与所述场效应管QllOl的源极连接；
[0014]其中，所述场效应管Q(1102+n)和所述场效应管QllOl均为P沟道场效应管，或者，所述场效应管Q(1102+n)和所述场效应管QllOl均为N沟道场效应管。
[0015]具体地，所述场效应管Q(1102+n)为JFET、增强型MOSFET或者耗尽型MOSFET。
[0016]可选地，所述阻值可变电路还包括电阻R(1103+n)，所述电阻R(1103+n)的一端与所述场效应管QllOl的漏极连接，所述电阻(1103+n)的另一端与所述场效应管QllOl的源极连接。
[0017]可选地，所述采样时钟产生电路还包括与所述第一选通开关K1102_K(1101+n)一一对应的电平调整电路，各个所述电平调整电路与各自对应的所述第一选通开关的输入端连接；
[0018]各个所述电平调整电路，用于为各自对应的所述第一选通开关的输入端提供一个电压值恒定且可调的信号，且各个所述电平调整电路提供的信号的电压值各不相同。
[0019]具体地，各个所述电平调整电路均包括m个电阻R41-R(40+m)、m+1个第二选通开关K (41+m) -K (41+2*m)、以及寄存器IR，m彡2且m为整数，每个所述第二选通开关均包括输入端、输出端和控制端，m个所述电阻R41-R(41+m)串联在电源与地之间，每个串联的接点与一个所述第二选通开关的输入端连接，且各个所述串联的接点所连接的所述第二选通开关的输入端各不相同，各个所述第二选通开关的输出端分别与所述电平调整电路对应的所述第一选通开关的输入端连接，各个所述第二选通开关的控制端分别与所述寄存器IR连接。
[0020]在本发明另一种可能的实现方式中，所述非门类电路为反相器、与非门电路或者或非门电路。
[0021]可选地，所述反相器包括场效应管Q211和场效应管Q212，所述场效应管Q211的栅极与所述场效应管Q212的栅极均为所述非门类电路的输入端，所述场效应管Q211的漏极和所述场效应管Q212的漏极均为所述非门类电路的输出端，所述场效应管Q211的源极为所述非门类电路的电源端，所述场效应管Q212的源极为所述非门类电路的接地端；
[0022]其中，所述场效应管Q211为P沟道增强型金属-氧化物半导体场效应晶体管MOSFET，且所述场效应管Q212为N沟道MOSFET ;或者，所述场效应管Q211为N沟道MOSFET，且所述场效应管Q212为P沟道MOSFET。
[0023]在本发明又一种可能的实现方式中，所述脉冲信号的电平与所述阻值可变电路的阻值非同时变化。
[0024]另一方面，本发明实施例提供了一种模数转换器ADC，所述ADC包括η片ADC芯片，所述ADC还包括采样时钟产生电路和混合器，所述采样时钟产生电路与所述混合器连接，所述混合器分别与所述η片ADC芯片连接；
[0025]所述采样时钟产生电路包括阻值可变电路、非门类电路、以及电容，所述非门类电路包括输入端、输出端、电源端和接地端，所述非门类电路的输入端接收周期为T的脉冲信号，所述非门类电路的输出端与所述电容的一端连接，所述电容的另一端接地，所述非门类电路的电源端接电源，所述非门类电路的接地端与所述阻值可变电路的一端连接，所述阻值可变电路的另一端接地；
[0026]所述非门类电路，用于当所述脉冲信号为高电平时，输出低电平；当所述脉冲信号为低电平时，输出高电平；
[0027]所述阻值可变电路，用于阻值每隔时长T变化一次，所述阻值的变化以η*Τ为周期，每个周期内各次变化后的所述阻值各不相同，η多2且η为整数；
[0028]所述混合器，用于产生η路周期为η*Τ的采样信号，在每个周期η*Τ内，第i路采样信号的电平在第(1-1)个时长为T的时间段内与所述采样时钟产生电路的输出信号相同，其余时间段内为低电平，第i片ADC芯片采用第i路采样信号作为采样时钟。
[0029]本发明实施例提供的技术方案带来的有益效果是:
[0030]通过阻值可变电路、非门类电路和电容形成RC电路，当脉冲信号从低电平变为高电平时，电容通过该RC电路放电，使得阻值可变电路、非门类电路和电容组成的采样时钟产生电路的输出信号的电平由于放电作用，没有随脉冲信号的电平变化立即从高电平变为低电平，而是保持为高电平一段时间后再变为低电平。若利用保持为高电平的时长导致的采样点时序偏移抵消逻辑电路或其它电路将采样时钟产生电路的输出信号分为η路所产生的采样点时序偏差，即可对采样点时序偏差进行调整。由于保持为高电平的时长与阻值可变电路的阻值大小有关，按照保持为高电平的时长与阻值可变电路的电阻之间的关系式，即使阻值可变电路的阻值大小的调整精度只达到一般水平，高电平的时长的调整精度也较高，对采样点时序偏差的调整精度可以达到百飞秒级，从而对采样点时序偏差进行有效校正，避免模数转换后的信号中出现谐波，提升无杂散动态范围(Spur1us FreeDynamic Range，简称SFDR，载波频率的均方根值与次最大噪声成分或谐波失真成分的均方根值之比)，提高了 ADC的转换精度。
【附图说明】
[0031]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1是本发明实施例提供的多片ADC芯片并行采样电路的结构示意图；
[0033]图2是本发明实施例提供的多片ADC芯片并行采样的波形示意图；
[0034]图3是本发明实施例一提供的一种采样时钟产生电路的结构示意图；
[0035]图4是本发明实施例一提供的非门类电路输入信号与输出信号的波形示意图；
[0036]图5是本发明实施例一提供的阻值可变电路阻值变化的示意图；
[0037]图6是本发明实施例一提供的采样时钟产生电路工作过程的波形示意图；
[0038]图7a_图7b是本发明实