基于频差法和dds实现的高采样率等效采样方法和系统的制作方法
【技术领域】
[0001]本发明涉及一种基于频差法和DDS (Direct Digital frequency Synthesis，直接数字频率合成)实现的高采样率等效采样方法和系统，具体而言，设计了一种对周期性信号进行等效采样的方法和系统。该项方法适用于周期性信号的等效采样。
【背景技术】
[0002]对信号波形的数据采集通常有两种方法:实时采样和等效采样；其中，等效采样又分为三种，顺序等效采样、伪随机等效采样和随机等效采样，其中，伪随机等效采样可以看作是改进的顺序等效采样。
[0003]目前的顺序等效采样方法可以分为两种实现方式，一种时域方式，一种频域方式。时域实现方式包含采用延时芯片实现、采用斜波比较法实现和采用特殊工艺法实现等；频域实现方式包含采用频差法实现、采用频率步进法实现等。如专利申请号为201410001964.8的专利所述，采用级联延时芯片实现；如文章名为《时域反射仪高精度步进延迟系统设计》所述，采用了斜波比较法产生步进延时；如文章名为《基于DDFS和恒精度测频法的等效采样系统设计》所述，采用了频差法实现等效采样；如论文名为《频率步进穿墙雷达系统设计及仿真研宄》所述，采用频率步进法实现等效采样。
[0004]目前的时域方式实现顺序等效采样方法在应用中存在以下问题:
[0005]1、步进延时步长长，等效采样率低。采用低采样率的芯片实现等效高采样率，需要精确控制采样时钟信号/待采样信号的步进延时。目前实现步进延时的芯片或者斜波比较法，其等效步进延时步长长，不能够实现高精度的步进延时步长控制，最终实现的等效采样率低；
[0006]2、步进延时步长精度低。常用的延时电路采用专用延时芯片来实现，存在延时芯片延时精度不高，不同延时芯片的延时单元量有偏差，这将导致延时精度低，并且线性度差，影响信号的采样质量，进而影响系统的测量精度；
[0007]3、需要步进延时系统，控制复杂。实现步进延时的方法包括延时芯片法、斜波比较法和特殊工艺法等，这些方法实现起来控制相对复杂，尤其是总的步进延时比较大，需要进行级联控制时，控制复杂。
[0008]目前频域方式实现顺序等效采样方法在应用中存在以下问题:
[0009]1、频差法需要一个高精度的输入信号频率测量模块。传统意义的频差法测量，需要一个测量输入信号频率测量模块，之后产生一个与输入信号频率相近采样时钟信号，实现等效米样；
[0010]2、频率步进法需要产生一个连续的步进频率信号，该信号的周期在连续改变，会伴随一定的杂散频率，最终输出时会带来较大的抖动，降低信号质量，导致等效采样率低。
[0011]针对上述问题，本专利采用频差法实现方式，提出了独特的思路，将时域的问题转移到频域处理，并且将频域的问题处理简单化。本发明提出的一种基于频差法和DDS实现的高采样率等效采样方法和系统，解决了高速采样芯片价格高且难以获取的问题，解决了现有时域法实现等效采样需要延时系统且延时精度不高的问题，降低了系统复杂度，提高了系统稳定性；本发明还解决了频差法需要高精度信号频率测量模块的问题，解决了频率步进法的杂散频率引入的信号抖动，极大地提高了系统的等效采样率。
[0012]本发明提出的一种基于频差法和DDS实现的高采样率等效采样方法和系统，可以实现很高的采样率，适用于对周期性的连续波信号和脉冲信号进行顺序采样，配以高带宽、低抖动的取样头或者取样电路，可以实现高精度时空分辨率的测量。在电子学抖动很小或者不考虑抖动的情况下，可以实现lOOOGS/s以上的等效采样率。
[0013]本发明提出的方法和系统，可以广泛应用在各类型雷达中，例如采用周期性脉冲信号作为测量载体的穿墙雷达、防撞雷达等，采用周期性连续波信号作为测量载体的探地雷达、时域反射仪等。
[0014]对数据采集时间有要求的场合，可以同时提高采样时钟频率和待采样信号频率，也可以只提高采样时钟频率，在第二种情况下，采样是伪随机等效采样，对采样数据的恢复组合，就相对麻烦一些，具体的数据恢复组合方式可以参考专利申请公开号为CN103634006A的专利所述。
【发明内容】
[0015]本发明克服现有技术存在的问题，提出一种基于频差法和DDS实现的高采样率等效采样方法和系统，该方法通过频域的频差法来实现。该方法的采用，解决了现有时域法实现等效采样需要延时系统且延时精度不高的问题，降低了系统复杂度，提高了系统稳定性；本发明解决了频差法需要高精度信号频率测量模块的问题，解决了频率步进法的杂散频率引入的信号抖动，极大地提高了系统的等效采样率。
[0016]本发明的技术解决方案是:
[0017]—种基于频差法和DDS实现的尚米样率等效米样方法，其特别之处在于:包括以下步骤:
[0018]I)产生一个高稳时钟基准；
[0019]2)根据高稳时钟基准产生两路信号，对信号进行滤波、波形转换处理；其中一路作为采样时钟信号，另一路经过待测模块的反射，作为待采样信号；
[0020]所述两路信号的频率按照采样方式不同按以下方式确定:
[0021]若进行顺序等效采样，则两路信号之间的频率差很小且采样时钟信号频率小于待米样?目号频率；
[0022]若进行伪随机等效采样，则采样时钟信号频率为待采样信号频率的近似倍数N ;
[0023]3)根据采样时钟信号的控制，数据采集系统对待采样信号进行采样，得到采样数据；
[0024]4)若进行顺序等效采样，则对采样数据按顺序排列并输出；
[0025]若进行伪随机等效采样，则对采样数据进行排列组合并输出。
[0026]还包括调节等效采样率的步骤:通过调节两路信号之间的频率差，实现不同的等效米样率。
[0027]还包括降低等效采样时间的步骤:通过调节采样时钟信号频率和待采样信号频率之间的N倍数关系，可以N倍降低系统的总的等效采样时间。
[0028]还包括调节采样起始点的步骤:通过调节相位差和延时，实现不同的起始点开始米样。
[0029]一种基于频差法和DDS实现的高采样率等效采样系统，其特别之处在于:包括时钟基准模块U1、信号产生模块U2、输入输出模块U3、数据采集模块U4、数据处理模块U5和控制模块U6 ；
[0030]所述时钟基准模块Ul产生一个高稳时钟基准，并送入信号产生模块U2 ;
[0031]所述信号产生模块U2根据高稳时钟基准产生两路信号，并对信号进行滤波、波形转换等处理，其中一路信号送入数据采集模块U4作为采样时钟信号，另一路信号经过输入输出模块U3送入待测模块U7，其信号反射部分经过输入输出模块U3作为数据采集模块U4的待米样?目号；
[0032]所述控制模块U6控制信号产生模块U2的输出信号，控制数据处理模块U5对采样数据进行排列组合；
[0033]所述数据处理模块U5对数据采集模块U4输出的采样数据进行排列组合，恢复出时间展宽的待采样信号波形。
[0034]所述信号产生模块U2包括带有双通道输出、高频率控制字、高相位控制字、高分辨率DAC的DDS芯片，或者是两片单道输出、高频率控制字、高相位控制字、高分辨率DAC的DDS芯片；所述控制模块U6通过信号产生模块U2调节两路信号之间的频率差、相位差和延时参数。
[0035]本发明所具有的优点:
[0036]1、本发明采用频差法实现等效高采样率，相对于传统的时域、频域实现方法，降低了系统复杂度，提高了系统的稳定性，极大地提高了系统的等效采样率；
[0037]2、本发明采用频差法实现，相对于时域方法实现，优势明显。时域方法对于延时的控制，小于1ps已经很不易实现，频差法则不同，通过调节频率差，可以很轻易实现1ps的步进延时，在电子学抖动很小或者不考虑抖动的情况下，甚至可以达到优于Ips的步进延时，从而实现很尚的顺序等效米样率；
[0038]3、本发明采用高稳晶振作为时钟源基准，采用DDS芯片产生两路信号，两路信号之间的频率差、相位差和延时等参数可调，并且在传输过程中保持稳定，其中一路作为采样时钟信号，另一路作为待采样信号；
[0039]4、本发明米用的DDS芯片，具有很尚的频率控制字、相位控制字，可以实现尚的频率分辨率，可以根据需要，更改DDS的输出的两路信号之间的频率差。当两路信号之间的频率差很小，通过调节两路信号之间的频率差，可以实现不同的顺序等效采样率，通过调节相位差和延时可以从不同的起始点开始测量；当两路信号之间的频率有近似倍数N的关系，实现伪随机等效采样，在相同的等效采样率下，伪随机等效采样时间是顺序等效采样所需时间的1/Ν，通过调节两路信号频率，实现不同的伪随机等效采样率，并缩短伪随机等效采样所需的时间。
[0040]5、本发明采用的DDS芯片，可以根据需要，产生各种连续波和脉冲信号，实