电荷泵锁相环中的二阶开关低通滤波器及采用该二阶开关低通滤波器实现环路的锁定方法

文档序号:8447222阅读:607来源:国知局
电荷泵锁相环中的二阶开关低通滤波器及采用该二阶开关低通滤波器实现环路的锁定方法
【技术领域】
[0001] 本发明设及电荷累锁相环电路中增大环路带宽W缩短锁定时间所引起的VCO控 制电压抖动大的情况。属于电荷累锁相环快速锁定领域。
【背景技术】
[0002] 电荷累锁相环系统,如图1所示,参考信号进入鉴频鉴相器(PFD)的输入端,鉴频 鉴相器输出的两路信号为UP信号和DW信号,该两路信号输入到电荷累(CP),由电荷累输出 Icp信号,该信号进入环路滤波器(LP巧中,环路滤波器的滤波信号输出端连接压控振荡器 (VCO)的滤波信号输入端,由压控振荡器的输出端输出振荡信号进入分频器的输入端,分频 器的输出端连接鉴频鉴相器的输入端,电荷累锁相环电路中的环路滤波器采用二阶低通滤 波器结构,能够有效滤除输入信号和电荷累引入的噪声。对于一个电荷累锁相环系统来说, 如图4所示,环路滤波器除了滤除低频电荷累电流中的高频成分W外,还需保持对后级压 控振荡器的控制电压。
[0003] 如图4所示结构的锁相环中,锁相环由上电到最后锁定的过程中Vctrl的变化情 况如图5所示。在预分频输出的信号和环路分频器反馈回来信号的频率相差较大时,PFD输 出的脉冲宽度较宽,Vctrl信号波动较大;随着预分频器输出信号和环路分频器反馈回来 信号的频率差减小,P抑输出的脉冲宽度逐渐减小,Vctrl信号波动逐渐减小。随着Vctrl 信号波动的逐渐减小到一定程度,电容C2和电阻R1之间开关的通、断对Vctrl信号的干扰 将占据主要地位,甚至开关变成一个极大的电阻从而改变计算的环路带宽,最终导致整个 环路失锁。众所周知,对于电荷累锁相环系统来说,其并不是线性的,而是一个离散时间系 统,存在UP和DW信号控制的开关同时断开的情况,由于电容C1和C2电容值相差较大和它 们之间千欧级的电阻R存在,故在UP和我DW信号同时断开的情况下,电容C2和电容C1之 间存在电压差,C2上的电荷和C1上的电荷将会重新分配。因此造成Vctrl的电压周期性 的上升后再下降,鉴频鉴相器对VCO的调整作用不能完全发挥,使得Vctrl的电压值呈波动 上升。而正是因为该种波动会造成环路锁定时间的延长。

【发明内容】

[0004] 本发明是为了解决现有的增大环路带宽方式来缩短锁相环锁定时间而带来的VCO 控制电压抖动大的问题。现提供电荷累锁相环中的二阶开关低通滤波器及采用该二阶开关 低通滤波器实现环路的锁定方法。
[0005] 电荷累锁相环中的二阶开关低通滤波器,它包括二阶开关低通滤波单元和开关控 制单元(2),
[0006] 所述二阶开关低通滤波单元的Icp信号输入端连接前一级结构电荷累的Icp信 号输出端,二阶开关低通滤波单元的Vctrll信号输入端连接开关控制单元的Vctrll信号 输出端,二阶开关低通滤波单元的方品if信号输入端连接开关控制单元的方品if信号输出 端,
[0007] 鉴频鉴相器的UP信号输出端作为开关控制单元的UP信号输入端,
[0008] 鉴频鉴相器的DW信号输出端作为开关控制单元的DW信号输入端,
[0009] 二阶开关低通滤波单元的Vctrl信号输出端作为二阶开关低通滤波器的信号输 出端。
[0010] 根据电荷累锁相环中的二阶开关低通滤波器,二阶开关低通滤波单元包括CMOS 开关、电阻R1、电容Cl和电容C2,
[0011] 开关控制单元包括脉冲宽度识别单元、与非口、或非口和反相器,
[0012] 前一级结构电荷累的Icp信号输出端同时连接电阻R1的一端和CMOS开关的一个 信号输入端,电阻R1的另一端连接电容C1的一端,电容C1的另一端连接电源地,
[0013] CMOS开关的Vctrl信号输出端连接电容C2的一端,电容C2的另一端连接电源地,
[0014] CMOS开关的Vctrll信号输入端同时连接与非口的Vctrll信号输出端和反相器的 输入端,
[0015]CMOS开关的Vctrll信号输入端连接反相器的Vctrll信号输出端,
[0016] 与非口的一个输入端连接脉冲宽度识别单元的脉冲信号输出端P,与非口的另一 个输入端连接或非口的输出端q,
[0017] UP信号输出端同时连接脉冲宽度识别单元的一个脉冲信号输入端和或非口的一 个信号输入端,
[0018] DW信号输出端同时连接脉冲宽度识别单元的另一个脉冲信号输入端和或非口的 另一个输入端。
[0019] 电荷累锁相环中的二阶开关低通滤波器实现环路的锁定方法,
[0020] UP信号输入端和DW信号输入端为高电平且高电平脉冲宽度不小于脉宽识别单元 的最小识别宽度,则脉宽识别单元输出脉冲信号P为高电平,
[0021] 所述脉冲信号P与UP信号和DW信号经过或非口后的结果q-起送到与非口的输 入端,此时与非口的Vctrll信号输出端为或非口的输出端q的反,方品if的信号输出端与 或非口的输出端q-致,此时的CMOS开关在电荷累对二阶开关低通滤波器充放电时闭合, 在电荷累停止对二阶开关低通滤波器充放电时断开,截断电容C2上和电容C1之间电荷重 新分配的回路,在未充放电的时间段内使电容C2上电压值保持,实现环路的锁定。
[0022] 电荷累锁相环中的二阶开关低通滤波器实现环路的锁定方法,
[0023] UP信号输入端或DW信号输入端为高电平且高电平脉冲宽度小于脉宽识别单元的 最小识别宽度,则脉宽识别单元的脉冲信号P为低电平,
[0024] 所述脉冲信号P与UP信号和DW信号经过或非口后的结果q-起送到与非口的输 入端,此时与非口的Vctrll信号输出端为高电平,或非口的方品布信号输出端为低电平, Vctrll信号输出端和Vctrll信号输出端均控制二阶低通滤波器单元中CMOS开关一直闭 合,环路靠自身特性完成相位锁定。
[0025] 本发明的有益效果;本发明,二阶开关低通滤波单元中的CMOS开关的通、断由开 关控制单元输出的Vctrll信号和^品if信号控制。采用CMOS开关消弱了当UP和DW信号 均为低电平时,因电容C2和电容Cl之间的电荷移动,造成Vctrl的电压上升后再下降,而 引起的Vctrl电压值的波动。
[0026] 本发明采用脉宽识别单元来识别电荷累锁相环鉴频鉴相器(P抑)输出的脉冲宽 度,当PFD输出的UP或DW信号中任一信号为高电平且高电平脉冲宽度不小于脉宽识别单 元的最小识别宽度时,高电平识别单元输出端P为高电平,与UP和DW信号经过或非口后的 结果q送到与非口的输入端,此时与非口的Vctrll信号输出端为q的反,信号输出 端与q-致,此时的CMOS开关在电荷累对二阶开关低通滤波器充放电扣P或者DW信号任 一为高电平)时闭合,在电荷累停止对二阶开关低通滤波器充放电扣P或者DW信号均为低 高电平)时断开。截断电容C2上和电容C1之间电荷重新分配的回路,在未充放电的时间 段内电容使C2上电压值保持,从而保证鉴频鉴相器对VC0控制电压准确调整,进而实现缩 短缩短锁定时间。
[0027] 但当PFD输出的UP或DW信号中任一信号为高电平但高电平脉冲宽度小于脉宽识 别单元的最小识别宽度或者均为低电平时,高电平识别单元输出端P为低电平,与UP和DW 信号经过或非口后的结果q送到与非口的输入端,此时与非口的Vctrll信号输出端为高电 平,方品if信号输出端为低电平。Vctrll和气為击该对信号控制的二阶低通滤波器单元 中CMOS开关一直闭合,此时电荷累锁相环与带传统的二阶低通滤波器无异,故而电荷累锁 相环依靠环路自身特性完成最后相位的锁定。
[002引在如上所述过程中,VC0控制电压波形如图8所示,Vctrl信号未出现如图5所示 的上升再下降的情况,且近似线性上升。
[0029] 从图8中能看到改进后电路对VC0控制信号Vctrl的改变,比较图8和图5中 Vctrl信号值最终不变所需时间,改进后的电路较之前电路缩短了lOus左右。
[0030] 对比改进前后锁相环的输出信号眼图,来进一步验证。从图5和图8可知,上电 70US后,两电路的VC0控制信号Vctrl均变成一条直线,近似认为两环路都锁定完成。因此 对两电路VC0输出的信号取起始时间为70. 001加S,结束时间为80US,周期为4. 4444ns(计 算所得稳定输出信号频率为450MHz)的眼图分析,得到如图9至图12所示结果。通过比较 电路改进前后输出信号眼图的上升沿和下降沿可知,二阶开关滤波器能够缩短锁相环的锁 定时间。
【附图说明】
[0031] 图1为电荷累锁相环系统的原理示意图;
[0032] 图2为【具体实施方式】四中所述的鉴频鉴相器输出脉冲宽度大于脉冲宽度识别单 元最小值时开关控制单元的工作时序关系图,UP为鉴频鉴相器输出UP信号,DW为鉴频鉴相 器输出DW信号,P为脉冲宽度识别单元输出信号,q为UP和DW信号的或非输出信号,Vctrll 和为开关控制单元的一对反相输出信号;
[0033] 图3为【具体实施方式】五所述的鉴频鉴相器输出脉冲宽度小于脉冲宽度识别单元 最小值时开关控制单元的工作时序关系图;
[0034] 图4为带电荷累的低通滤波器;
[0035] 图5为改进前CPP化上电到锁定的Vctrl信号图;
[0036] 图6为【具体实施方式】一所述的电荷累锁相环中的二阶开关低通滤波器的原理示 意图;
[0037] 图7为【具体实施方式】二所述的电荷累锁相环中的二阶开关低通滤波器的原理示 意图;
[003引图8为改进后电荷累锁相环上电到锁定的Vctrl信号图;
[0039] 图9为改进前锁相环输出信号上升沿眼图,图中A的坐标为巧60.91皮秒, 900. 063毫伏),B的坐标为(1. 73601纳秒,900. 07毫伏),AAB的坐标为(775. 098皮秒, 7. 45238 微伏);
[0040] 图10为改进后锁相环输出信号上升沿眼图,图中A的坐标为(1. 74561纳秒, 900. 002毫伏),B的坐标为(1. 83843纳秒,900. 002毫伏),AAB的坐标为巧2. 8252皮秒, 37. 8532
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1