高速逐次逼近模数转换器的制造方法
【专利说明】
[0001] 夺叉引用
[0002] 本申请要求2014年1月9日申请的申请号为61/925,307的美国临时专利申请的 优先权，在此合并参考该申请。
技术领域
[0003] 本申请有关于一种逐次逼近模数转换器（successive approximation register analog-t〇-digital converter，SAR ADC)〇
【背景技术】
[0004] 逐次逼近模数转换器（SAR ADC)是一种模数转换器，其通过搜索机制（search scheme)将连续模拟波形转换为离散数字表达。
[0005] SAR ADC最常用的实现方式之一是电荷再分配（charge-redistribution)型SAR ADC，其采用多个电容。这些电容在搜索机制中被独立地切换，以实现对SAR ADC的模拟输 入的逼近。但是，因为电容需要较长的稳定时间（settling time)，所以电荷再分配技术并 不能很好适用于高速的应用环境。
【发明内容】
[0006] 为了解决现有技术中的问题，本发明特提出一种逐次逼近模数转换器及相应方 法。
[0007] 本发明的一个实施方式提供了一种逐次逼近模数转换器，包含：逐次逼近寄存器 子电路，在逐次逼近模数转换器的搜索机制的不同周期产生数字控制位；数模转换器，包含 至少一组电容，将逐次逼近模数转换器的模拟输入耦接到至少一组电容，并根据数字控制 位操作至少一组电容，其中每组电容包含P个电容值递减的电容C lrt到C M P个Clrt到C。的 电容由2*1个电容单元所组成，其中(：1)_ 1〈(；_2+(；_3+-+〇|，(；_1包含（2* 1_1-2<1)个电容单元，以及 P，q与M是整数；以及比较器，接收从数模转换器传送来的模拟输出，并产生比较器输出给 逐次逼近寄存器子电路，以产生数字控制信号，其中逐次逼近模数转换器的模拟输入的数 字表达在搜索机制中被逼近。
[0008] 本发明另提供一种模数转换方法，包含：在逐次逼近模数转换器内的数模转换器 中提供至少一组电容，其中每一组电容由2 Mf电容单元组成，且M是个整数；将每组2 M个电 容单元划分为电容值递减的P个电容Clrt到C ^，其中CVCp+Cp+…+Ctl, Clrt包含（2 Hjtl) 个电容单元，且P与q是整数；以及操作所述逐次逼近模数转换器来得到所述逐次逼近模数 转换器的模拟输入的数字表达。
[0009] 本发明的逐次逼近模数转换器及相应方法能够适用于高速应用。
【附图说明】
[0010] 图1显示根据本发明的实施例的逐次逼近模数转换器。
[0011] 图2显示根据本发明的实施例的DAC的电容分配的流程图。
[0012] 图3A显示根据本发明的实施例的ADC。
[0013] 图3B显示图3A中SAR ADC的译码器。
[0014] 图4A显示根据本发明的实施例的ADC。
[0015] 图4B显示图4A中SAR ADC的译码器。
【具体实施方式】
[0016] 需要理解的是，下列说明提供各种不同的实施例作为实施本发明的不同特征的举 例。下面描述的元件以及相互连接的具体例子都是将本发明的技术方案简化而成。这些， 当然都仅仅是举例，而非本发明的限定。另外，本说明书可能在不同的例子中重复一些参考 标号以及/或参考字母。这些重复是为了简单而明确地描述本发明，其本身并不代表不同 说明实施例中的关系及/或设置。
[0017] 图1显示根据本发明的实施例的逐次逼近模数转换器（SAR ADC) 100。并揭露一种 关于SAR ADC 100的模数转换方法。
[0018] SAR ADC 100包含SAR子电路102,数模转换器（DAC) 104,比较器106以及译码器 108。与传统电荷再分配技术相比，DAC104是特别为高速应用所设计的，而不需要复杂的电 容分配。
[0019] SAR子电路102在SAR ADC 100的搜索机制的不同的周期（例如由时钟信号clk_ in控制）产生数字控制位110。DAC104包含至少一组电容。DAC104将SAR ADC100的模拟 输入Vi耦接到该至少一组的电容，并根据数字控制位110操控该至少一组的电容。请注意， 每组电容包含电容值递减的C lrt到Ctl的p个电容。p个Clrt到Ctl的电容由2 M电容单元组 成，其中fq^+Cp+···+C。，而且Clrt包含（2 shD电容单元，p，q与M是整数。
[0020] DAC104传送模拟输出Vdac_o给比较器106。比较器106产生比较器输出112给 SAR子电路102,以产生数字控制信号110。SAR子电路102更根据比较器输出112产生p 数字位B lrt到B。（从MSB到LSB)。译码器108将从SAR子电路102产生的Blrt到B。的p个 数字位译码成具有（M+1)位的D m到D ^的数字表达。SAR ADC100的模拟输入Vi的数字表 达DyDtl在搜索机制中逐渐逼近（取决于比较器输出112)。
[0021] 图2显示根据本发明的实施例的DAC104的电容分配的流程图。在步骤S202中， 确定DAC104内包含每组电容的电容单元的总数2 M。2M个电容单元的电容组可制作成一个 阵列中。在步骤S204中，2M个电容单元被划分为p群组，来形成从C lrt到Ctl的电容。除了 使得…+Cci以及Clrt包含O shD电容单元，从Clrt电容节省出来的2q个电容 单元能分成r群组，以分配给电容C p_2到C ^勺r个不同电容，其中r是一个整数，且在每个 r群组中，电容单元的数目都是2的整数次方（）。在另一个实施例中，Cp_ 2到C P_M中的一个 Cp_j，其具有2?或（2 ?+2k)个电容单元，其中k不大于q且2M~乒2 k。Ctl可仅具有一个电 容单元。在另一个实施例中，在从CVsh到C ^勺任何一个电容单元的数目是由一个或两个2 的整数次方的电容单元所组成。
[0022] 图3A与4A分别显示根据本发明的实施例的ADC300及400。如图所示，104'与 104"是差动架构，其使用差动输入端Vip与Vin来接收模拟输入Vi的差动输入电压的正电 压与负电压，并且包含第一组电容和第二组电容，第一组电容的顶板连接到比较器106的 正输入端'+'，第二组电容的顶板连接到比较器106的负输入端。比较器106接收差动 形式的模拟输出Vdac_o。SAR子电路102在非反转路径（non-inverting path)上提供数 字控制位11〇_1给第一组电容。SAR子电路102在反转路径（inverting path)上提供数字 控制位110_2给第二组电容。在搜索机制前的采样阶段（sample phase)中，在第一组电容 的顶板（在非反转路径上）与第二组电容的顶板（在反转路径上）之间对模拟输入Vi采 样。
[0023] 在图3A中，p是11。在图4A中，p是12。第一组与第二组电容中的Clrt到C tl对应 搜索机制中P个不同周期。第一组开关设置在第一组电容单元（在非反转路径）中，并根 据数字控制位11〇_1来动作。第二组开关设置在第二组电容（在反转路径中）中，并根据 数字控制位11〇_2来动作。请注意，对应搜索机制的p个不同周期的最后周期的电容（在 两条路径中都是C tl)不受开关控制。第一组电容（在非反转路径中）中的电容Ctl耦接在比 较器106的正输入端'+'与接地端之间。第二组电容（在反转路径中）中的电容Q 1耦接 在比较器106的负输入端与接地端之间。除了最后的周期，当比较器输出112是高的 时候，切换第一组电容（在非反转路径）中对应当前周期的电容的开关，以将第一组电容的 顶板的电平拉低。除了最后的周期，当比较器112输出是低时，切换第二组电容（在反转路 径）中对应当前周期的电容开关，以拉低第二组电容的顶板上的电平。基于搜索机制中的 P个不同周期中比较器输出112，SAR子电路102为数字表达D^D ci产生由译码器108译码 的数字位Btl。
[0024