一种精密宽范围定时器电路的制作方法
【技术领域】
[0001 ] 本发明涉及定时器控制电路领域，特别涉及一种精密宽范围定时器电路。
【背景技术】
[0002]在延时控制领域，常用的控制电路有两种。一种由单片机进行延时控制，这样设计的缺点是:1)成本造价高；2)需要软件编程。还有一种是采用RC振荡器进行设计，这样设计的缺点是:1)控制精度不高；2)控制范围小；3)时间步长大，时间设定不够灵活。
【发明内容】
[0003]本发明为一种精密宽范围定时器电路，解决了传统的定时器电路造价高、控制精度不高、控制范围小以及时间步长大的问题。
[0004]为实现上述目的，本发明的技术方案为:
[0005]一种精密宽范围定时器电路，包括由芯片Ul构成的基准时钟发生器和由芯片U2构成的二进制计数定时器，所述芯片Ul和所述芯片U2均为⑶4060。
[0006]进一步的，所述基准时钟发生器包括芯片U1、电容Cl、晶振X1、模拟地GND、电阻R2、电源Vcc，所述芯片Ul的第16脚与电源Vcc连接，所述芯片Ul的第12脚和第8脚与模拟地GND连接，所述电阻R2 —端与所述芯片Ul的第11脚连接，另一端与所述芯片Ul的第10脚连接，所述电容Cl 一端与所述芯片Ul的第11脚连接，另一端与所述晶振Xl串联后与所述芯片Ul的第10脚连接，所述芯片Ul的I至7脚和13至15脚中的任一脚作为所述基座时钟发生器的输出端。
[0007]进一步的，所述二进制计数定时器包括芯片U2、与非门U3A、二极管D1、二极管D2、二极管D3、二极管D4、电阻R1、电源V12以及反相器U4A ;所述芯片U2的第16脚与所述电源Vcc连接，所述芯片U2的第8脚与所述模拟地GND连接，所述芯片U2的第11脚与所述与非门U3A的输出端连接，所述与非门的输入端的第I脚与所述反相器U4A的输出端连接，所述与非门的输入端的第2脚与所述基准时钟发生器的输出端连接，所述二极管D1、所述二极管D2、所述二极管D3、所述二极管D4并联后其正极与所述反相器U4A的输入端相连，所述电阻Rl —端与所述二极管Dl的正极相连，另一端与所述电源V12相连，所述二极管Dl的负极、所述二极管D2的负极、所述二极管D3的负极、所述二极管D4的负极均可与所述芯片U2的I至7脚和13至15脚的任一脚连接。
[0008]再进一步的，所述Ul的第2脚与所述与非门U3A的输入端的第2脚连接；所述二极管Dl的负极与所述芯片U2的第6脚连接，所述二极管D2的负极所述芯片U2的第I脚连接，所述二极管D3的负极所述芯片U2的第2脚连接，所述二极管D4的负极所述芯片U2的第3脚连接。
[0009]优选的，所述晶振Xl的频率为32768HZ。
[0010]进一步的，所述基准时钟发生器的频率选择范围为2HZ-2048HZ。
[0011]进一步的，所述二进制计数定时器的定时范围为3.9毫秒到7676秒。
[0012]由上述对本发明的描述可知，和现有技术相比，本发明具有如下优点:
[0013]一、本发明采用⑶4060芯片，和使用单片机的定时器相比，大大降低了生产成本。
[0014]二、本发明的基准时钟频率范围从2HZ-2048HZ，定时范围从3.9毫秒-7676秒，相对于RC震荡电路具有更高的控制精度和更大的控制范围。
【附图说明】
[0015]此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0016]图1为本发明实施例一的电路连接图；
[0017]图2为本发明实施例二的电路连接图；
[0018]图3为本发明实施例三的电路连接图。
【具体实施方式】
[0019]为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0020]参照图1至图3，一种精密宽范围定时器电路，包括由芯片Ul构成的基准时钟发生器和由芯片U2构成的二进制计数定时器，所述芯片Ul和所述芯片U2均为⑶4060。
[0021]所述基准时钟发生器包括芯片Ul、电容Cl、晶振X1、模拟地GND、电阻R2、电源Vcc，所述芯片Ul的第16脚与电源Vcc连接，所述芯片Ul的第12脚和第8脚与模拟地GND连接，所述电阻R2 —端与所述芯片Ul的第11脚连接，另一端与所述芯片Ul的第10脚连接，所述电容Cl 一端与所述芯片Ul的第11脚连接，另一端与所述晶振Xl串联后与所述芯片Ul的第10脚连接，所述芯片Ul的I至7脚和13至15脚中的任一脚作为所述基座时钟发生器的输出端。
[0022]所述二进制计数定时器包括芯片U2、与非门U3A、二极管Dl、二极管D2、二极管D3、二极管D4、电阻Rl、电源V12以及反相器U4A ;所述芯片U2的第16脚与所述电源Vcc连接，所述芯片U2的第8脚与所述模拟地GND连接，所述芯片U2的第11脚与所述与非门U3A的输出端连接，所述与非门的输入端的第I脚与所述反相器U4A的输出端连接，所述与非门的输入端的第2脚与所述基准时钟发生器的输出端连接，所述二极管Dl、所述二极管D2、所述二极管D3、所述二极管D4并联后其正极与所述反相器U4A的输入端相连，所述电阻Rl —端与所述二极管Dl的正极相连，另一端与所述电源V12相连，所述二极管Dl的负极、所述二极管D2的负极、所述二极管D3的负极、所述二极管D4的负极均可与所述芯片U2的I至7脚和13至15脚的任一脚连接。
[0023]通过基准时钟发生器来选择基准频率，通过二进制计数定时器来选择输出脚，通过两者的配合来实现定时功能。
[0024]优选的，所述晶振Xl的频率为32768HZ。
[0025]所述基准时钟发生器的频率选择范围为2HZ-2048HZ。
[0026]所述二进制计数定时器的定时范围为3.9毫秒到7676秒