印刷布线板和印刷布线板的制造方法
【技术领域】
[0001]本发明涉及搭载多个电子部件的印刷布线板及该印刷布线板的制造方法。
【背景技术】
[0002]为了兼顾IC芯片的精细间距化和可靠性，采取了将IC芯片分割为多个IC芯片的措施。在专利文献I中，公开有如下结构:将耐热性基板收纳在印刷布线板所设置的腔体中，在该耐热性基板上设置CPU和存储器之间的连接布线。
[0003]专利文献1:日本特开2011-211194号公报
[0004]在专利文献I中，由于要组合印刷布线板以及与其结构不同的耐热性基板，因而制造工序变得复杂。
【发明内容】
[0005]本发明的目的在于，提供高密度地形成多个电子部件之间的信号线且安装可靠性高的印刷布线板及该印刷布线板的制造方法。
[0006]本发明的印刷布线板具有:绝缘层；导体层，其形成在所述绝缘层的表面上；以及过孔导体，其贯通所述绝缘层，将该绝缘层的所述导体层连接到相反面，所述导体层和所述绝缘层交替地层叠，所述印刷布线板具有第I绝缘层和形成在所述第I绝缘层上的第I导体层，该第I导体层包含第I焊盘。并且，所述印刷布线板具有布线结构体，该布线结构体由以下部分构成:第2导体层，其形成在所述第I绝缘层上，包含第2焊盘；第2绝缘层，其层叠在所述第2导体层上；第3导体层，其形成在所述第2绝缘层上，包含第3焊盘；以及过孔导体，该过孔导体贯通所述第2绝缘层而连接所述第2焊盘与所述第3导体层，所述布线结构体的所述第2导体层和所述第3导体层不与所述第I导体层电连接
[0007]本发明的印刷布线板的制造方法包含如下步骤:交替地以积层方式层叠导体层和绝缘层；形成最外层的绝缘层；在所述最外层的绝缘层上形成过孔用的第I开口 ；在所述最外层的绝缘层上和所述第I开口内形成第I种子层；在所述最外层的绝缘层上，在包含布线结构体形成位置在内的不形成第I导体层的部位处，形成第I镀覆阻挡层；利用电镀，在所述第I开口内形成过孔导体，并形成所述第I导体层；将所述第I镀覆阻挡层剥离；在所述最外层的绝缘层上，在不形成第2导体层的部位处形成第2镀覆阻挡层；利用电镀形成所述第2导体层；剥离所述第2镀覆阻挡层；去除不形成所述第I导体层、所述第2导体层的部分处的所述第I种子层；在所述最外层的绝缘层上和所述第2导体层上，形成具有第2开口的第2绝缘层；在所述第2绝缘层上和所述第2开口内形成第2种子层；在所述第2绝缘层上，在不形成第3导体层的部位处形成第3镀覆阻挡层；利用电镀，在所述第2开口内形成过孔导体，并且将所述第3导体层形成为使得该第3导体层的上表面和所述第I导体层的上表面位于同一平面上；剥离所述第3镀覆阻挡层；以及去除不形成所述第3导体层的部分处的所述第2种子层。
[0008]发明效果
[0009]在本发明的印刷布线板中，在形成有第I导体层的最外层的层间绝缘层上，形成第2导体层和第3导体层这两层导体层，因此能够以精细的间距化来形成第2导体层和第3导体层，该第2导体层和第3导体层构成多个IC芯片之间的信号线。第2导体层、第3导体层能够作为印刷布线板的积层而形成，因而容易形成且可靠性高。
[0010]此外，第I焊盘的上表面和第2绝缘层上的第3焊盘的上表面位于同一平面上。因此，与第I焊盘、第3焊盘上安装的IC芯片之间的连接可靠性高。此外，第2导体层、第2绝缘层、第3导体层的合计厚度与第I导体层的厚度相同，能够使第2导体层、第3导体层变薄而形成为精细间距。
【附图说明】
[0011]图1是本发明的第I实施方式的印刷布线板的剖视图。
[0012]图2是第I实施方式的印刷布线板的剖视图。
[0013]图3的㈧是将由图1中的虚线围着的布线结构体放大而示出的剖视图，图3的
(B)是布线结构体的俯视图，图3的(C)是将由图3的㈧中的椭圆C围着的部位放大而示出的图。
[0014]图4是第I实施方式的印刷布线板的制造工序图。
[0015]图5是第I实施方式的印刷布线板的制造工序图。
[0016]图6是第I实施方式的印刷布线板的制造工序图。
[0017]图7是第I实施方式的印刷布线板的制造工序图。
[0018]图8是第I实施方式的印刷布线板的制造工序图。
[0019]图9是第I实施方式的印刷布线板的制造工序图。
[0020]图10的(A)是IC芯片安装之前的印刷布线板的俯视图，图10的⑶是IC芯片安装之后的印刷布线板的俯视图。
[0021]图11的⑷是第I导体层的俯视图，图11的⑶是第3导体层的俯视图，图11的(C)是第2导体层的俯视图。
[0022]图12是第2实施方式的印刷布线板的制造工序图。
[0023]标号说明
[0024]10印刷布线板；20布线结构体；36第2布线导线；38第2布线层；38P第2焊盘；40第2绝缘层；46第3布线导线；48第3布线层；48P第3焊盘；50G第I层间树脂绝缘层；58G第I导体层；58GP第I焊盘。
【具体实施方式】
[0025][第I实施方式]
[0026]图1示出本发明的第I实施方式的印刷布线板10的剖面。该印刷布线板10具有核心基板80。核心基板80由以下部分形成:具有第I面(F)和与该第I面相反的一侧的第2面(S)的绝缘基材80z ;绝缘基材的第I面上的导体层84A和绝缘基材的第2面上的导体层84B ;以及连接导体层84A与导体层84B的通孔导体86。通孔导体86是利用镀膜填充绝缘基材中形成的贯通孔81的内部而形成的。
[0027]核心基板的第I面和绝缘基材的第I面为相同面，核心基板的第2面和绝缘基材(绝缘基板)的第2面为相同面。在核心基板80的第I面F上，形成有第I积层(build uplayer) 500F。第I积层500F具有在核心基板80的第I面F上形成的4层的层间树脂绝缘层 50A、50C、50E、50G。
[0028]在第4层间树脂绝缘层50A上形成有导体层58A。在第4层间树脂绝缘层50A和导体层58A上形成有第3层间树脂绝缘层50C。在第3层间树脂绝缘层50C上形成有导体层58C。在第3层间树脂绝缘层50C和导体层58C上形成有第2层间树脂绝缘层50E。在第2层间树脂绝缘层50E上形成有导体层58E。在第2层间树脂绝缘层50E和导体层58E上形成有第I层间树脂绝缘层50G。在第I层间树脂绝缘层50G上形成有第I导体层58G。第I积层具有第I导体层58G、导体层58E和导体层58C和导体层58A。不同层的导体层84A、58A、58C、58E、58G由贯通层间树脂绝缘层的过孔导体60A、60C、60E、60G连接。
[0029]在核心基板30的第2面S上形成有第2积层500S。第2积层500S的层结构与第I积层相同。第2积层500S具有4层的层间树脂绝缘层50B、50D、50F、50H。第2积层由交替层叠的层间树脂绝缘层50B、50D、50F、50H和导体层84B、58B、58D、58F、58H形成，不同层的导体层由在层间树脂绝缘层中形成的过孔导体60B、60D、60F、60H连接。
[0030]图2是示出在印刷布线板的积层500F、500S上形成有阻焊层70A、70B并安装有第IIC芯片110A、第2IC芯片IlOB的状态的剖视图。图10的(A)是IC芯片安装之前的印刷布线板10的俯视图，图10的⑶是第IIC芯片110A、第2IC芯片IlOB安装之后的印刷布线板10的俯视图。第IIC芯片IlOA构成数字部，第2IC芯片IlOB构成模拟部，由第IIC芯片IlOA和第2IC芯片IlOB构成处理器的功能。
[0031]如图2所示，在第I层间树脂绝缘层(最外层的层间绝缘层)50G上形成有第I导体层58G。在第I层间树脂绝缘层50G上形成有阻焊层70A，阻焊层70A的开口 71A使第I焊盘58GP露出。IC芯片的第I端子114M经由第I焊料凸点112M与第I焊盘58GP连接。第I焊盘58GP包含在第I导体层58G中。在第2积层500S上形成有阻焊层70B，在阻焊层70B的开口 7IB中，形成有BGA凸点76B。
[0032]在阻焊层70A的中央侧形成有开口 71AA，使得在最外层的层间绝缘层50G上形成的布线结构体20露出。布线结构体20构成第IIC芯片110A、第2IC芯片IlOB之间的总线(bus line)。
[0033]在图3的(A)中，放大地示出了由图1中的虚线围着的布线结构体20。图3的(B)是布线结构体20的俯视图，图3的⑶中的Xl-Xl截面与图3的(A)对应。在图3的(C)中，放大地示出了由图3的(A)中的椭圆C围着的部位。
[0034]布线结构体20由以下部分构成:在最外层的层间绝缘层50G上形成的第2焊盘38、第2布线导线36 ;在第2焊盘38、第2布线导线36上形成的第2绝缘层40 ;在第2绝缘层40上形成的第3焊盘48P、第3布线导线46 ;贯通第2绝缘层40而连接第2焊盘38和第3焊盘48P的过孔导体48V。
[0035]过孔导体48V和第3布线导线46由种子层42和铜电镀层44构成。第2焊盘38和第2布线导线36由种子层32和铜电镀层34构成。第I导体层58G、过孔导体60G由种子层32和铜电镀层49构成。第2焊盘38、第2布线导线36和第I导体层58G、过孔导体60G具有共同的种子层32。
[0036]在形成有布线结构体20的最外层的层间绝缘层50G的下层形成有平面层58EE，该平面层58EE构成导体层58E的一部分，并作为接地层来使用。通过该平面层58EE，使得第2布线导线36得到微带线(micro strip line)结构。由此，第2布线导线36的传输速度提尚。
[0037]如图3的(A)所示，第I导体层58G的上表面及过孔导体60G的上表面的第I焊盘58GP与过孔导体48V的上表面的第3焊盘48P位于同一平面上。即，从层间绝缘层50G的上表面起到第I焊盘58GP、第3焊盘48P为止的高度tl为相同的15 μ m。
[0038]如图3的(C)所示，第2焊盘38和第2布线导线36的高度t2为2?3μπι。过孔导体48V的连接区(land)和第3布线导线46从第2绝缘层上表面起的高度t3为4?6 μ m。调整第2绝缘层40的绝缘距离d2，使得过孔导体60G的上表面的第I焊盘58GP、过孔导体48V的上表面的第3焊盘48P如上述那样位于同一平面上。
[0039]如图2中所示，IC芯片的第I端子114M经由第I焊料凸点112M与第I焊盘58GP连接。IC芯片的第3端子114S经由第3焊料凸点112S与第3焊盘48P连接。
[0040]图11的(A)是构成第I导体层58G的第I焊盘58GP和第I布线导线58GL的俯视图，图11的(B)是构成第3导体层48的第3焊盘48P和第3布线导线46的俯视图，图11的(C)是构成第2导体层38的第2焊盘38P和第2布线导线36的俯视图。如图11的⑷所示，第I焊盘58GP的直径al为50?100 μ m，间距pi为100?150 μ m。第I布线导线58GL的线宽LI为10?20μπι，间隔宽度SI为10?20μπι。如图11的⑶所示