一种复位电路及具有该电路的电子设备的制造方法
【技术领域】
[0001]本发明涉及电力电子技术领域，特别涉及一种复位电路及具有该电路的电子设备。
【背景技术】
[0002]随着电力电子技术的不断发展及其生产工艺的不断提升，各类电子设备层出不穷。当前越来越多的电子产品体积重量趋于小型轻薄化，从而使得拆卸修理越来越难。尤其是当产品出现死机且无法复位的时候，产品将无法使用。然而，现有技术中通常采用专用复位IC实现复位功能，例如:脉冲输出的复位IC ;该复位IC不需要增加外围电路即可同时实现关机或者复位以及有效区分复位和其他操作功能等。
[0003]然而，在发明人设计电子设备过程中，发现现有技术中至少存在如下问题:
[0004]现有技术中采用的专用复位IC不但使用成本较高，且由于复位IC在产品开机状态下一直处于通电状态，从而增加产品的功耗。
【发明内容】
[0005]鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的，本发明的技术方案是这样实现的:
[0006]一方面，本发明提供了一种复位电路，包括:至少一路开关支路，控制支路和延时支路；
[0007]所述开关支路一端接复位触发端，另一端接控制支路一端；
[0008]所述控制支路另一端接所述延时支路一端；
[0009]所述延时支路另一端系统控制端。
[0010]优选地，当所述复位电路包括两路开关支路；所述两路开关支路分别为:第一开关支路和第一开关支路时；
[0011]所述第一开关支路包括:第七电阻和第二开关管；
[0012]所述第二开关支路包括:第八电阻和第一开关管；
[0013]所述第七电阻一端分别与所述复位触发端KEY_IN，所述第二开关管管脚I相连；所述第七电阻另一端接地；所述第二开关管管脚2接所述第一开关管管脚3 ;所述第二开关管管脚3接所述控制支路；
[0014]所述第八电阻一端分别与所述复位触发端USB_IN，所述第一开关管管脚I相连；所述第八电阻另一端接地；所述第一开关管管脚2接地。
[0015]优选地，所述控制支路包括:第一电阻，第二电阻和第三开关管；
[0016]所述第一电阻一端接电源VCC，另一端分别与所述第二开关管管脚3，第三开关管管脚I相连；
[0017]所述第二电阻一端接电源VCC，另一端分别与所述第三开关管管脚3，复位信号输出端RESET相连；
[0018]所述第三开关管管脚2接地。
[0019]优选地，所述延时支路包括:第三电阻，第四电阻，第五电阻，第六电阻，第一电容，第二电容和第一运放；
[0020]所述第三电阻一端分别接所述复位信号输出端RESET，所述第五电阻一端，所述第一运放管脚5，所述第二电容一端；
[0021]所述第三电阻另一端分别接所述第四电阻一端，所述第一运放管脚I ;
[0022]所述第二电容另一端接地；
[0023]所述第四电阻另一端接地；
[0024]所述第五电阻另一端分别接所述第六电阻一端，是第一电容一端；
[0025]所述第一电容另一端接地；
[0026]所述第六电阻另一端接所述第一运放管脚3 ;
[0027]所述第一运放管脚2接地；
[0028]所述第一运放管脚4接所述系统控制端。
[0029]优选地，所述第五电阻和第一电容值根据复位电路的延时需求进行配置。
[0030]本发明提供了一种电子设备，包括:如上任意一项所述复位电路。
[0031]本发明的技术方案通过采用分离器件设计的所述至少一路开关支路，控制支路和延时支路实现电子产品的复位功能，从而不但降低设计成本，而且分离器件设计的复位电路在电子产品不复位时完全断电，没有电能损耗降低了整个电子产品的功耗。
【附图说明】
[0032]图1为本发明实施例提供的一种复位电路结构示意图；
[0033]图2为本发明实施例提供的一种复位电路的开关支路及控制支路电路图；
[0034]图3为本发明实施例提供的一种复位电路的延时支路电路图；
[0035]图4为本发明实施例提供的一种电子设备结构示意图。
【具体实施方式】
[0036]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0037]如图1为所示为本发明实施例提供的一种复位电路结构示意图；该复位电路包括:至少一路开关支路，控制支路和延时支路；
[0038]所述开关支路一端接复位触发端，另一端接控制支路一端；
[0039]所述控制支路另一端接所述延时支路一端；
[0040]所述延时支路另一端系统控制端。
[0041]基于以上实施例，如图2和图3所不，为本发明实施例提供的一种复位电路图；当所述复位电路包含两路开关支路时，所述复位电路包括:第一开关支路，第二开关支路，控制支路和延时支路；
[0042]所述第一开关支路包括:第七电阻R7和第二开关管Q2 ；
[0043]所述第二开关支路包括:第八电阻R8和第一开关管Ql ；
[0044]所述控制支路包括:第一电阻Rl，第二电阻R2和第三开关管Q3 ;
[0045]所述延时支路包括:第三电阻R3，第四电阻R4，第五电阻R5，第六电阻R6，第一电容Cl，第二电容C2和第一运放Ul ；
[0046]所述第七电阻R7 —端分别与所述复位触发端KEY_IN，所述第二开关管Q2管脚I相连；所述第七电阻R7另一端接地；所述第二开关管Q2管脚2接所述第一开关管Ql管脚3 ;所述第二开关管Q2管脚3分别接所述控制支路的第一电阻Rl —端，所述第三开关管Q3管脚I ;
[0047]所述第八电阻R8 —端分别与所述复位触发端USB_IN，所述第一开关管Ql管脚I相连；所述第八电阻R8另一端接地；所述第一开关管Ql管脚2接地。
[0048]所述第一电阻Rl —端接电源VCC，另一端分别与所述第二开关管Q2管脚3，第三开关管Q3管脚I相连；
[0049]所述第二电阻R2 —端接电源VCC，另一端分别与所述第三开关管Q3管脚3，复位信号输出端RESET相连；
[0050]所述第三开关管Q3管脚2接地。
[0051]所述第三电阻R3 —端分别接所述复位信号输出端RESET，所述第五电阻R5 —端，所述第一运放Ul管脚5，所述第二电容C2 —端；
[0052]所述第三电阻R3另一端分别接所述第四电阻R4 —端，所述第一运放Ul管脚I ;
[0053]所述第二电容C2另一端接地；
[0054]所述第四电阻R4另一端接地；
[0055]所述第五电阻R5另一端分别接所述第六电阻R6 —端，是第一电容Cl 一端；
[0056]所述第一电容Cl另一端接地；
[0057]所述第六电阻R6另一端接所述第一运放Ul管脚3 ;
[0058]所述第一运放Ul管脚2接地；
[0059]所述第一运放Ul管脚4接所述系统控制端SYS_RTSB。
[0060]需要说明的是，所述第五电阻R5和第一电容Cl值根据复位电路的延时需求进行配置。
[0061]基于以上电路，对本发明工作原理进行详细说明；
[0062]例如:当设置条件为当USB插入复位触发端USB_IN充电，同时按键按