一种用于tiadc采样时间误差的校准模块及其校准方法
【技术领域】
[0001] 本发明设及模拟数字转换领域，更具体地说是一种多通道时间交织模数转换器采 样时间误差的校准模块及其校准算法。
【背景技术】
[0002] 通信系统、雷达、图像/视频处理等现代电子系统需要高速、高精度的模数转换 器。传统的单通道模数转换器要在保证高精度的同时实现高速度将面临物理上的限制，特 别是随着深亚微米CMOS工艺向更低电源电压、更小特征尺寸方向发展将使采用传统结构 的高精度、高速模数转换器的设计变得越发困难。
[0003] 多通道时间交叉模数转换器通过并行采集技术可W突破工艺因素带来的限制，使 模数转换器的速度成倍的提高，但制造过程中工艺的偏差严重限制了TI模数转换器的系 统精度。有研究表明，不论单通道模数转换器的精度如何，呈正态分布的标准差1%的通道 间失配便会将多通道系统的精度限制在化itW下。
[0004] 通道间误差主要包括失调误差、增益误差、采样时间误差=种。在校准时间误差方 面，已有多种方法被提出。S.Jamal和D.化等人提出的基于相关运算（correlation-based algorithms)对义样时间失配进行校准（Jamal化afiq]\1,化Daihong,HurstPaulJ,Lewis StephenH.A10-bl20-Msample/stime-interleavedanalog-to-digitalconverter withdigitalbackgroundcalibration[J].IEEEJournalofSolid-StateCircuits,v 37，n12,p1618-1627,December2002)，然而该种方案只适用于两通道的TIADC,无法向 更多通道甚至任意通道扩展。化ung-YiWang和Jieh-TsorngWu等人提出在通道之间做 过零检测来提取通道间的误差（"ABackgroundTiming-SkewCalibrationTechnique forTime-InterleavedAnalog-to-DigitalConverters"Chung-YiWang,Student Member,I邸E,andJieh-TsorngWu,Member,I邸巧，然而该种方案对于输入信号的频 率具有很高的要求。Roger化tigny和化goGicquel等人提出增加一个与TIADC子 通道精度相似的的参考通道来进行校准（"BackgroundTimeSkewCalibrationfor Time-InterleavedADC化ing陆aseDetectionMethod"),然而该种方案对于参考通道的 要求比较高，硬件消耗较高。目前已有的方法都存在着不足。
【发明内容】
[0005] 本发明为了克服现有技术存在的不足之处，提供一种用于TIADC采样时间误差的 校准模块及其校准方，W期能适用于任意通道的TIADC系统校准且适用于整个Nyquist采 样频率W内的信号，并获得各通道之间的相对采样时间误差并进行高效的补偿，从而W较 小的硬件开销快速准确地实现通道间时间误差的校准。
[0006] 本发明为解决技术问题采用如下技术方案；
[0007] 本发明一种用于TIADC采样时间误差的校准模块，所述TIADC是由数据转换模块 和数据复合模块构成，所述数据转换模块是由M个采样保持电路和M个子通道ADC构成的 M个通道而组成；所述M个采样保持电路分别由M个采样时钟进行控制；单个子通道ADC的 采样时钟周期是系统采用时钟周期的M倍；其特点是：
[0008] 在所述数据转换模块上并联设置一参考通道，从而形成带参考通道的数据转换模 块；所述参考通道由一个采样保持电路和一个单bit参考通道ADC串联而成；在所述带参 考通道的数据转换模块和数据复合模块之间设置所述校准模块；
[0009] 所述校准模块是由M个自相关运算模块、存储器、M-1个求差模块W及M-1个误差 补偿模块组成；
[0010] 所述M个自相关运算模块中的第i个自相关运算模块为二输入一输出的运算模 块，并由第i个乘法器，第i个第一增益模块，第i个第二增益模块，第i个第一加法器和第 i个延时器构成，1《i《M;
[0011] 所述第i个乘法器模块接收所述数据转换模块的第i个通道输出的结果和同时刻 参考通道输出的结果并进行运算，获得的结果传递给所述第i个第一增益模块，经过所述 第i个第一增益模块的运算传递给所述第i个第一加法器作为第i个第一加法器的一个加 数；
[0012] 经过所述第i个第一加法器运算后的结果传递给所述第i个第二增益模块，经过 第i个第二增益模块的运算后再传递给所述第i个延时器，经过第i个延时器的运算后的 结果传递给所述第i个第一加法器作为另一个加数；
[0013]同时将所述第i个第一加法器运算后的输出结果作为第i个自相关运算模块输出 的期望值，即第i个自相关函数；
[0014] 所述存储器用于接收并存储所述第1个自相关运算输出的自相关函数；
[0015] 所述M-1个求差模块用于将所述存储器输出的自相关函数分别与所述第2个自相 关运算模块至第M个自相关运算模块输出的自相关函数进行求差计算；获得的结果分别输 出给所述M-1个误差补偿模块用于补偿判断；
[0016] 所述M-1个误差补偿模块中第i个误差补偿模块是由第i个第一选择器，第i个 第二选择器，第i个第二加法器构成；
[0017] 所述第i个第一选择器接收所述第i个求差模块的输出，经过第i个第一选择器 的运算后传递给第i个第二选择器，经过第i个第二选择器运算后的结果传递给第i个第 二加法器作为第i个第二加法器的一个加数，所述第i个采样时钟作为第i个第二加法器 的另一个加数，经过所述第i个第二加法器的运算后输出给所述第i个采样保持电路；
[0018] 所述数据复合模块接收所述数据转换模块的M个输出结果并进行合并，获得一路 校准后的输出信号。
[0019] 本发明一种用于TIADC采样时间误差的校准模块的校准方法的特点是按如下步 骤进行：
[0020] 步骤1、M个子通道ADC根据所述M个采样保持电路的采样时钟对外部输入的模拟 信号X(t)进行采样，获得M个输出结果，令输出码m=M;
[0021] 所述M个采样保持电路的采样时钟分别为：
[0022] 所述第1个子通道ADC的前M-1个循环周期内的采样时钟分别为邸2,邸3,… ，CK。…，CKm;从第M个循环周期开始采样时钟保持为CK1;
[002引所述第2个子通道ADC的采样时钟保持为：雌；
[0024] . .
[00 巧] . .
[0026] . .
[0027] 所述第i个子通道ADC的采样时钟保持为；CKi;
[0028] . .
[0029] . .
[0030] . .
[003。 所述第M个子通道ADC的采样时钟保持为：CKm;
[0032] 所述M个输出结果分别为：
[003引所述第1个子通道ADC前M-1个循环周期内的输出结果为： (y2(t+Ati),ys(t+Ati),…，yi(t+Ati),…，ym(t+Ati)};第M个循环周期开始输出结果保 持为yi(t+Ati);
[0034] 所述第2个子通道ADC的输出结果保持为；y2 (t+At2);
[00巧] . .
[0036] . .
[0037] . .
[003引所述第i个子通道ADC的输出结果保持为；y; (t+Ati);
[0039] . .
[0040] . .
[0041] . .
[004引所述第M个子通道ADC的输出结果保持为；y。(t+Atm);
[004引其中，Ati,At2,…，At。…，Atm分别表示所述M个子通道ADC所对应的实际采 样时间误差；
[0044] 步骤2、对所述M个输出结果分别进行自相关运算，获得所述M个子通道ADC的期 望值分别为：
[004引所述第1个子通道ADC的前M-1个循环周期的期望值分别为；巧防(t+Ati)y2 (t)]，E扔(t+Ati)y3 (t)]，…，E柄(t+Ati)y; (t)]，…，E[y。(t+Ati)y。(t) ]};从第M个循 环周期开始不进行自相关运算；
[004引所述第2个子通道ADC的输出进行自相关运算的期望值为；E[y2(t+At2)y2(t)];
[0047] . .
[0048] . .
[0049] . .
[0050] 所述第i个子通道ADC的输出进行自相关运算的期望值为；E[yi(t+Ati)yi(t)];
[0051] . .
[0052] . .
[0053] . .
[0054] 所述第M个子通道ADC的输出进行自相关运算的期望值为；E[ym(t+Atm)ym(t)]; [00巧]步骤3、将所述M个通道的期望值分别用自相关函数来表示：
[0056] 所述第1个子通道ADC的前M-1个循环周期的自相关函数分别为： 化（Ati)，Rs(Ati)，…，Ri(Ati)，…Rm(Ati)};
[0057] 所述第2个子通道ADC的自相关函数为；R2(At2);
[0058] . .
[0059] . .
[0060] . .
[00川所述第i个子通道ADC的自相关函数表示为化（Ati);
[0062] . .
[0063] . .
[0064] . .
[006引所述第M个子通道ADC的自相关函数表示为；Rm(Atm);
[0066] 步骤4、将前M-1个循环周期内所述第1个子通道ADC获得的自相关运算函数 出2 (Ati)，Rs(Ati)，…，而（Ati)，…Rm(Ati)}保存到所述存储器内，并分别在不同的采样 时刻进行输出；
[0067] 步骤5、利用式（1)获得所述第i个