绝缘栅型设备的驱动电路的制作方法
【技术领域】
[0001]本发明涉及一种绝缘栅型设备的驱动电路，特别地，涉及一种防止绝缘栅型设备的误导通，并且高速进行关断动作的绝缘栅型设备的驱动电路。
【背景技术】
[0002]作为现有的绝缘栅型设备的驱动电路，例如提出有以下的构成:通过设置在关断流过半导体开关元件的主端子的电流时，用于对该半导体开关元件的栅极电容进行放电的电流源电路，并且设置对应于半导体开关元件的主端子两端的电压的上升而使对栅极电容进行放电的电流值逐渐降低的电流调整电路，从而同时降低浪涌电压和关断损耗(例如，参考专利文献I)。
[0003]但是，在专利文献I中记载的现有例中没有针对功率MOSFET在截止状态时电源急剧上升情况下的应对方案，因此，在这样的情况下，经由功率MOSFET的栅极-漏极间的寄生电容而流过栅极的电流导致处于截止状态的功率MOSFET误导通。为了处理该问题，在功率MOSFET关断时，需要将电流源电路的输出电流总是保持在一定的电流值以上。
[0004]然而，在这种情况下，由于施加在栅极端子的电压被下拉，导致产生以下问题。即，通常在导通时的功率MOSFET的栅电压的降低导致功率MOSFET的通电能力的降低(Ron的增大)，和/或消耗电流的增加等。
[0005]为了解决记载在该专利文献I中的现有例的问题，本申请人提出了专利文献2所示的构成。
[0006]S卩，在专利文献2中记载的现有例中，如图12所示那样，在电阻负载和/或电感负载等负载3的一端连接有电源，在负载3的另一端连接有作为负载驱动控制元件的半导体集成电路装置I。
[0007]半导体集成电路装置I的外部的输入输出端子为漏极端子4、栅极端子5、源极端子6这三个端子。漏极端子4与负载3的另一端连接，源极端子6接地。并且，栅信号从外部输入栅极端子5。半导体集成电路装置I由驱动电路部17和功率部18构成。功率部18是由通过驱动电路部17而进行导通截止控制的功率MOSFET (绝缘栅半导体元件)8组成。
[0008]在半导体集成电路装置I的栅极端子5和地电位(源电位)24之间连接有齐纳二极管9。
[0009]并且，在漏电位22和地电位24之间连接有电流检测传感器10。此外，栅极端子5和地电位24之间连接有逻辑电路(阈值控制电路)12。在该逻辑电路12和地电位24之间连接有温度检测传感器11。
[0010]逻辑电路12如图12所示，具有N型耗尽M0SFET12X、二极管12y以及N型增强MOSFET12z。并且，在功率M0SFET8的栅极以及栅极端子5之间连接有栅电阻13。
[0011]并且，在功率MOSFET(绝缘栅半导体元件)8的栅电位23和地电位24之间连接有栅电压控制用NMOSET(栅电压控制用半导体元件)14，在该栅电压控制用NM0SET14的漏极-栅极之间作为上拉元件连接有N型耗尽M0SFET25。
[0012]并且，在栅电位23和地电位24之间连接有栅电压控制电路15。该栅电压控制电路15的输入端连接在电流检测传感器10的输出端。
[0013]此外，在栅电位23和地电位24之间连接有恒定电流源16。该恒定电流源16用于下拉栅电位23，从而即使噪声进入栅极端子5，功率MOSFET8也不导通。
[0014]通过组成上述构成，而构成为将经由绝缘栅半导体元件8的栅极-漏极之间的寄生电容而供给的电流作为电源，使栅电压控制用半导体元件14导通，因此不依赖于向栅极端子5施加电压的输入电路的输出阻抗和/或向栅极端子5施加的信号在截止时的电压水平，而能够通过栅电压控制用半导体元件14而快速除去上述充电电流。因此，能够实现绝缘栅半导体元件的误导通的防止和高速关断。
[0015]现有技术文献
[0016]专利文献
[0017]专利文献1:日本特开第2008-67593号公报
[0018]专利文献2:日本特开第2012-34079号公报
【发明内容】
[0019]技术问题
[0020]在此，在上述专利文献2所记载的现有例中，通过在栅电压控制用NM0SFET14的栅极以及漏极之间设置上拉元件25，能够实现绝缘栅半导体元件的误导通的防止和高速关断。
[0021]然而，在专利文献2记载的现有例中，使用耗尽型MOSFET作为上拉元件，其背栅极端子与源极端子连接。
[0022]在构成半导体集成电路装置I的元件中，可以是N型耗尽MOSFET25以及耗尽MOSFET12x由单独(独立的)半导体构成的情况，但如果将这些耗尽MOSFET与半导体集成电路装置I的其他的构成要素构成在同一个半导体基板上，则会产生问题。即，考虑将功率MOSFET (绝缘栅半导体元件)8、栅电压控制用NM0SFET (栅电压控制用半导体元件)14、作为上拉元件的N型耗尽M0SFET25、以及构成逻辑电路(阈值控制电路)12的N型增强MOSFET12z形成于同一 N型基板的情况，如图13所示，在N型基板100上将绝缘栅半导体元件8形成为纵型，栅电压控制用NM0SFET (栅电压控制用半导体元件)14和构成逻辑电路12的N型增强M0SFET12Z在共用的P型区域(P阱区)101形成，由耗尽型MOSFET构成的上拉元件25在与共用的P型区域(P阱区)101以隔开预定距离形成的独立的P型区域(P阱区)102形成。
[0023]根据这样的构成，在共用的P型区域101、独立的P型区域102和N型基板100之间形成寄生的PNP型晶体管。因此，在功率MOSFET (绝缘栅半导体元件)8成为导通状态、N型基板100的电位变低的情况下，可能会导致该寄生的PNP型晶体管工作独立的P型区域102成为地电位。并且，还会出现以下问题，若N型基板100的电位较低，则构成上拉元件的耗尽型M0SFET25的源电极(通过布线与P阱区102直接相连)的电荷通过形成在独立的P阱区102和N型基板100之间的PN结，穿过N型基板100，因此不能良好地进行栅电压控制用半导体元件的上拉。
[0024]因此，本发明是着眼于上述现有例的课题而完成的，其目的在于提供一种绝缘栅型设备的驱动电路，该绝缘栅型设备的驱动电路能够良好地进行实现绝缘栅型设备的误导通的防止和高速关断的栅电压控制用半导体元件的上拉动作，并适于将构成要素全部都集成在同一半导体基板上。
[0025]为了达成上述目的，本发明的绝缘栅型设备的驱动电路中的一个形态是，基于从外部输入的栅信号来驱动绝缘栅半导体元件的绝缘栅型设备的驱动电路，具备栅电压控制用半导体元件，连接在绝缘栅半导体元件的栅极-源极之间；和上拉元件，由在栅电压控制用半导体元件的栅极-漏极之间连接的耗尽型MOSFET构成，栅电压控制用半导体元件通过施加在绝缘栅半导体元件的栅极的电压而驱动，构成上拉元件的耗尽型MOSFET的背栅极接地。
[0026]发明效果
[0027]根据本发明，具有以下构成，即绝缘栅半导体元件的栅极-漏极之间的寄生电容的充电电流作为电源，通过上拉元件使栅电压控制用半导体元件导通，因此不依赖于向栅极端子施加电压的输入电路的输出阻抗和/或向栅极端子施加的信号在截止时的电压水平，而能够通过栅电压控制用半导体元件快速除去上述充电电流。因此，能够实现绝缘栅半导体元件的误导通的防止和高速关断。此外，因为使绝缘栅半导体元件导通而除去上述充电电流，所以能够较小地限制芯片尺寸，并且能够减小对正常动作的影响(消耗电流和/或Ron) ο
[0028]并且，由于构成上拉元件的MOSFET的背栅极接地，且背栅极与源极侧分离，因此能够排除在N型基板内形成寄生PNP晶体管，并且能够防止由N型基板内的PN结造成的电荷泄露。因此，能够提供一种适于在同一半导体基板上集成的驱动电路。
【附图说明】
[0029]图1是表示本发明的绝缘栅型设备的驱动电路的构成的电路图。
[0030]图2(a)?(C)是表示电流检测传感器的构成的电路图。
[0031]图3是表示温度检测传感器的构成的电路图。
[0032]图4(a)?(C)是表示栅电压控制电路的构成的电路图。
[0033]图5是表示阈值决定功能的时序图。
[0034]图6是表示含有功率MOSFET的半导体元件的元件构造的截面图。
[0035]图7是以简化模型表示功率MOSFET的电路图。
[0036]图8是表示省略了上拉元件的现有的绝缘栅型设备的驱动电路的构成的电路图。
[0037]图9是用于说明图8的现有例中功率MOSFET的误导通的说明图。
[0038]图10是表示输入电路的构成的电路图。
[0039]图11是用于说明图8的现有例中功率MOSFET的关断动作的说明图。图12是表示现有的绝缘栅型设备的驱动电路的构成的电路图。图13是表示现有的绝缘栅型驱动电路的元件构造的截面图。
[0040]符号说明
[0041]I: 半导体集成电路装置
[0042]2:电源
[0043]3:负载
[0044]4:漏极端子
[0045]5:栅极端子
[0046]6:接地端子(源极端子)
[0047]7:接地
[0048]8:功率 MOSFET
[0049]9:齐纳二极管
[0050]10:电流检测传感器
[0051]11:温度检测传感器
[0052]12:阈值控制电路
[0053]13:栅电阻
[0054]14:栅电压控制用NMOSFET
[0055]15:栅电压控制电路
[0056]16:恒定电流源
[0057]17:驱动电路部
[0058]18:功率部
[0059]22:漏电位
[0060]23:栅电位
[0061]24:地电位