一种无静态电流的上电复位信号产生电路的制作方法
【技术领域】
[0001]本发明涉及集成电路技术领域，尤其涉及一种无静态电流的上电复位信号产生电路。
【背景技术】
[0002]在没有硬件输入关断引脚的主控芯片设计中，如图1所示，POR (Power-On Reset，即上电复位)模块的输出信号，用于复位寄存器及初始化数字模拟混合电路，依靠I2C通信模块写软件用于关断寄存器，寄存器的输出信号可以控制关断主控芯片中数字模拟混合电路组件(除POR模块、通信模块、寄存器以外的其他电路)中的工作电流，但寄存器不能关断POR模块的工作电流。假设寄存器可以将POR模块的电流关断，则在主控芯片上电时，寄存器的输出信号可能是高电平(复位信号产生之前)，POR模块的SD信号为高电平，则POR模块的输出信号为低电平，会导致POR模块不能工作。POR模块不能工作，导致没有复位信号(RESET)，以至于导致主控芯片内的寄存器不能复位，主控芯片无法工作或者进入错误的状态。所以，在如下5个特点所描述的芯片设计中，POR模块的静态工作电流无法消除。5个特点有:
1、没有硬件关断引脚(或者能达到硬件关断功能的引脚)；
2、芯片内部有用于控制关断芯片工作电流的寄存器；
3、芯片上电初始时，POR模块输出RESET信号，复位控制寄存器及初始化数字模拟混合电路；
4、寄存器输出逻辑状态，用于关断芯片的工作电流，使芯片进入软件关断状态；
5、通过I2C通信模块(或者SP1、LINK等其他通信协议)，可读写寄存器用于控制关断芯片的工作电流。
[0003]在低功耗应用中，需要将关断电流降低到最小，故POR模块中大约l~3uA的静态工作电流是不允许的。但是，若把POR模块的电流关断，会导致下一次掉电后再次上电时没有复位信号，而没有复位信号，芯片内的寄存器不能复位，芯片无法工作或者进入错误的状态。为了避免初始状态的不确定造成电路逻辑功能的紊乱，需要POR模块来保证上电后所有的寄存器都达到预定的值，保证系统能够按照设计的逻辑正常的工作。
[0004]现有技术中用于消除芯片的全部关断电流及POR模块中的静态电流的做法如图2所示。在芯片的电源引脚VCC处增加一个PMOS元器件，当需要芯片工作时，MCU(微处理器)控制PMOS处于导通状态，PMOS处于导通状态，就连接了电池和芯片VCC引脚，芯片开始工作，消耗电池的电流；当不需要芯片工作时，MCU (微处理器)控制PMOS处于断开状态，PMOS处于断开状态，就切断了电池和芯片VCC引脚的连接，芯片自然就不会消耗电池的电流。
[0005]现有技术是通过芯片掉电的方法消除POR模块的电流，各信号如图3所示。POR模块在上电后一直消耗电流，POR模块的SD输入信号一直是低电平，其静态工作电流大约为l~3uA,这个l~3uA的电流一直存在即使芯片处于软件关断状态，直至电源掉电。
【发明内容】
[0006]本发明要解决的技术问题，在于提供一种无静态电流的上电复位信号产生电路，本发明无静态消耗电流，通过写I2C寄存器就可以关断所有静态电流，不需要芯片外部PMOS元器件，同时为MCU节省一个1 口，降低系统成本。
[0007]本发明是这样实现的:
一种无静态电流的上电复位信号产生电路，包括POR模块，还包括SDD模块、反相器Ul以及反相器U2，所述POR模块分别与所述SDD模块、所述反相器Ul的输入端、电源VCC连接；所述反相器Ul的输出端连接至所述反相器U2的输入端，所述反相器U2的输出端为RESET信号输出端；所述SDD模块还连接至所述反相器Ul与所述反相器U2之间。
[0008]进一步地，所述SDD模块包括PMOS晶体管Ml、NMOS晶体管M2、PMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、PMOS晶体管M7、NMOS晶体管M8、NMOS晶体管M9、NM0S晶体管M10、NM0S晶体管Mll、电容Cl、电容C2以及反相器U3，所述PMOS晶体管M7的源极、所述PMOS晶体管M3的源极、所述电容C2的一端以及所述PMOS晶体管Ml的源极均连接电源VCC ;所述PMOS晶体管M7的漏极、所述PMOS晶体管M7的栅极、所述NMOS晶体管M8的漏极和所述NMOS晶体管M6的栅极连接于节点D ;所述反相器U3的输出端分别连接所述NMOS晶体管M8的栅极、所述NMOS晶体管M9的栅极、所述NMOS晶体管MlO的栅极和所述NMOS晶体管Mll的栅极，所述NMOS晶体管M8的源极连接至所述NMOS晶体管M9的漏极，所述NMOS晶体管M9的源极连接至所述NMOS晶体管MlO的漏极，所述NMOS晶体管MlO的源极连接至所述NMOS晶体管Ml I的漏极，所述NMOS晶体管Ml I的源极接地；所述PMOS晶体管M3的栅极、所述NMOS晶体管M4的栅极、所述NMOS晶体管M5的栅极和所述反相器Ul的输出端连接于节点C，所述PMOS晶体管M3的漏极、所述NMOS晶体管M4的漏极、所述电容C2的另一端、所述PMOS晶体管Ml的栅极和所述NMOS晶体管M2的栅极连接于节点A，所述NMOS晶体管M4的源极连接至所述NMOS晶体管M5的漏极，所述NMOS晶体管M5的源极连接至所述NMOS晶体管M6的漏极，所述NMOS晶体管M6的源极接地；所述PMOS晶体管Ml的漏极、所述NMOS晶体管M2的漏极、所述反相器U3的输入端、所述电容Cl的一端以及所述POR模块连接于节点B ;所述NMOS晶体管M2的源极、所述电容Cl的另一端均接地。
[0009]进一步地，所述POR模块包括PMOS晶体管PU PMOS晶体管P2、PMOS晶体管P3、PMOS晶体管P4、PMOS晶体管P5、NMOS晶体管N1、NMOS晶体管N2、NMOS晶体管N3、NMOS晶体管N4、NM0S晶体管N5、NM0S晶体管N6、NM0S晶体管N7、NMOS晶体管N8以及电容C3，所述PMOS晶体管Pl的栅极与所述SDD模块连接；所述PMOS晶体管Pl的源极、所述PMOS晶体管P4的源极、所述PMOS晶体管P5的源极以及所述电容C3的一端均连接电源VCC，所述PMOS晶体管Pl的漏极连接至所述PMOS晶体管P2的源极，所述PMOS晶体管P2的漏极连接至所述PMOS晶体管P3的源极，所述PMOS晶体管P2的栅极、所述PMOS晶体管P3的栅极均接地；所述PMOS晶体管P3的漏极、所述NMOS晶体管NI的栅极、所述NMOS晶体管NI的漏极、所述NMOS晶体管N2的漏极、所述NMOS晶体管N3的栅极、所述PMOS晶体管P4的栅极、所述NMOS晶体管N4的栅极以及所述NMOS晶体管N7的栅极连接于节点E ;所述PMOS晶体管P4的漏极、所述NMOS晶体管N3的漏极、所述NMOS晶体管N5的漏极、所述PMOS晶体管P5的栅极以及所述NMOS晶体管N6的栅极连接于节点F ;所述NMOS晶体管N5的源极连接至所述NMOS晶体管N4的漏极；所述NMOS晶体管N6的漏极、所述NMOS晶体管N5的栅极、所述PMOS晶体管P5的漏极、所述电容C3的另一端、所述NMOS晶体管N8的漏极连接于节点G，节点G连接至所述反相器Ul ;所述NMOS晶体管N2的栅极、所述NMOS晶体管NS的栅极连接于节点H，节点H连接至所述SDD模块；所述NMOS晶体管NI的源极、所述NMOS晶体管N2的源极、所述NMOS晶体管N3的源极、所述NMOS晶体管N4的源极、所述NMOS晶体管N7源极、所述NMOS晶体管N8源极均接地。
[0010]本发明的优点在于:
1、在没有硬件输入关断引脚的芯片设计中，可以关断POR模块电流，当芯片进入软件关断状态时，可以关断芯片中所有电流，软件关断电流为O ;同时，在上电时能产生复位信号，保证系统能够按照设计的逻辑正常的工作；寄存器在复位之后，可关断POR模块的工作电流；
2、不需要现有技术中为了消除所有关断电流而在芯片外部增加的PM0S，为系统设计节约了成本，MCU不需要1 口控制PM0S，为MCU节约了硬件资源。
【附图说明】
[0011]下面参照附图结合实施例对本发明作进一步的说明。
[0012]图1为现有技术中的主控芯片的上电复位电路的结构示意图。
[0013]图2为现有技术消除POR模块静态电流的上电复位电路的结构示意图。
[0014]图3为现有技术消除POR模块静态电流的上电复位电路在上电后信号的电流转换示意图。
[0015]图4为本发明的一种无静态电流的上电复位信号产生电路的结构示意图。
[0016]图5为本发明中SDD模块的电路连接示意图。
[0017]图6为本发明中POR模块的电路连接示意图。
[0018]图7为本发明的一种无静态电流的上电复位信号产生电路在上电后信号的电流转换示意图。
【具体实施方式】
[0019]下面结合实施例对本发明作进一步的详细说明，但是本发明的结构不仅限于以下实施例。
[0020]请参阅图4至图6所示，本发明的一种无静态电流的上电复位信号产生电路，包括微控制器和主控芯片，所述主控芯片包括SDD模块、POR模块、反相器U1、反相器U2、I2C通信模块、寄存器以及数字模拟混合电路组件(所述数字模拟混合电路组件为所述主控芯片中除SDD模块、POR模块、反相器Ul、反相器U2、I2C通信模块及寄存器以外的模拟电路);所述微控制器的一端与所述I2C通信模块连接，另一端连接至电源VCC ;所述POR模块分别与所述SDD模块、所述反相器Ul的输入端、电源VCC连接；所述反相器Ul的输出端连接至所述反相器U2的输入端，所述反相器U2的输出端分别与所述寄存器、所述数字模拟混合电路组件连接；所述SDD模块还连接至所述反相器Ul与所述反相器U2之间；所述寄存器分别与所述I2C通信模块、所述数字模拟混合电路组件连接。
[0021]进一步地，所述SDD模块包括PMOS晶体管Ml、NMOS晶体管M2、PMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、PMOS晶体管M7、NMOS晶体管M8、NMOS晶体管M9、NM0S晶体管M10、NM0S晶体管Mll、电容Cl、电容C2以及反相器U3，所述PMOS晶体管M7的源极、所述PMOS晶体管M3的源极、所述电容C2的一端以及所述PMOS晶体管Ml的源极均连接电源VCC ;所述PMOS晶体管M7的漏极、所述PMOS晶体管M7的栅极、所述NMOS晶体管M8的漏极和所述NMOS晶体管M6的栅极连接于节点D ;所述反相器U3的输出端分别连接所述NMOS晶体管M8的栅极、所述NMOS晶体管M9的栅极、所述NMOS晶体管MlO的栅极和所述NMOS晶体管Mll的栅极，所述NMOS晶体管M8的源极连接至所述NMOS晶体管M9的漏极，所述NMOS晶体管M9的源极连接至所述NMOS晶体管MlO的漏极，所述NMOS晶体管MlO的源极连接至所述NMOS晶体管Ml I的漏极，所述NMOS晶体管Ml I的源极接地；所述PMOS晶体管M3的栅极、所述NMOS晶体管M4的栅极、所述NMOS晶体管M5的栅极和所述反相器Ul的输出端连接于节点C，所述PMOS晶体管M3的漏极、所述NMOS晶体管M4的漏极、所述电容C2的另一端、所述PMOS晶体管Ml的栅极和所述NMOS晶体管M2的栅极连接于节点A，所述NMOS晶体管M