布局结构的制作方法
【技术领域】
[0001]本发明涉及一种布局结构，尤其涉及一种可用于一多相位环形振荡器的布局结构。
【背景技术】
[0002]环形振荡器(ring oscillator)广泛用于数字系统中，用来产生系统时钟。一般来说，一环形振荡器包括奇数个反相器，每一反相器的输入端连接于前一反相器的输出端，以形成一环状结构，使得每一反相器输出的信号在两电位之间不断地上下振荡，而产生时钟信号。多相位环形振荡器(mult1-phase ring oscillator)则是在环形振荡器中多个反相器的输出端产生输出信号，以输出多个不同相位的时钟。举例来说，一单端八相位环形振荡器(single-ended8_phase ring oscillator)可输出八个不同相位的时钟,且在理想状况下，每两相邻时钟之间都具有45度的相位差。
[0003]请参考图1A，图1A为一常见的八相位环形振荡器10的电路结构的示意图。如图1A所示，八相位环形振荡器10包括四个延迟单元Il?14及八个输出级SI?S8。在延迟单元Il?14中，每一延迟单元的输出端都连接至另一延迟单元的输入端，以形成一环形结构。其中，每一延迟单元Il?14都是差分输入及差分输出的结构，因此，每一延迟单元Il?14都包括两个输入端及两个输出端，其中，正输入端、负输入端、正输出端及负输出端分别以I+、1-、0+及O-表示。此外，每一延迟单元的一输入端分别通过连接线LI?L8连接至前一延迟单元的一输出端。在每一延迟单元中，两输入端先分别接收互为反相的两振荡信号，并在经过一段延迟时间后，两输出端分别输出互为反相的两振荡信号。在八个输出级SI?S8中，每一输出级的输入端分别连接于四个延迟单元Il?14的其中一输出端，进而输出八个不同相位的时钟信号Pl?P8，如图1B所不。
[0004]请参考图2，图2为八相位环形振荡器10的常见布局结构的示意图。如图2所示，延迟单元Il?14循序排列，且每一延迟单元的两输入端及两输出端都通过一垂直线向上延伸。连接线LI?L8则以横向方式配置，以通过上述垂直线连接每一延迟单元的一输入端与前一延迟单元的一输出端。然而，在图2的布局结构中，连接于延迟单元14的输出端及延迟单元Il的输入端之间的连接线L7及L8的长度大于其它连接线LI?L6的长度，因此，连接线L7及L8会产生较大的寄生电容而影响了延迟单元14的输出端，使得延迟单元14输出的时钟信号P7及P8产生时序的误差，而无法达到每两相邻时钟之间都为45度相位差的理想状况。
[0005]请参考图3，图3为八相位环形振荡器10的另一常见布局结构的示意图。如图3所示，延迟单元11?14循序排列，且每一延迟单元的两输入端及两输出端都通过一垂直线向上延伸。连接线LI?L8则以横向方式配置，以通过上述垂直线连接每一延迟单元的一输入端与前一延迟单元的一输出端。与图2的不同之处在于，连接线LI?L8各自配置于一水平轴线，且分别向左右延伸至所有延迟单元Il?14的左端及右端，使得所有连接线LI?L8都具有相同长度。此外，在连接线LI?L8的上方及下方分别铺设一条虚设线(du_y)，使所有连接线LI?L8产生的寄生电容都相同，以达到每两相邻时钟之间都为45度相位差的理想状况。然而，图3的布局结构在水平方向总共需要10条连接线，该连接线的长度较长且配置于10条水平轴线上。在此情况下，每一连接线都会产生较大的寄生电容并影响延迟单元的输出时钟，使得多相位环形振荡器的调整范围及操作频率受限，且连接线面积的增加也可能造成布局的面积上升，使成本增加。此外，对于具有差分输入输出结构的N级差分多相位环形振荡器而言，总共需要(2*N+2)条连接线(其中2条为虚设线)。因此，当系统需要更多种相位的时钟使得N的数目增加时，连接线的面积及成本也会同步增加。
[0006]有鉴于此，实有必要提出一种多相位环形振荡器的布局结构，可通过长度较短的连接线进行布局以降低连接线面积，同时降低多相位环形振荡器所受到的寄生电容影响。
【发明内容】
[0007]因此，本发明的主要目的即在于提供一种可用于多相位环形振荡器的布局结构，其可通过长度较短的连接线进行布局，以实现每两相邻时钟之间的相位差都相等的理想状况，同时降低连接线的面积以及多相位环形振荡器所受到的寄生电容影响，进而提高多相位环形振荡器的调整范围及操作频率。
[0008]本发明公开了一种布局结构，用于一多相位环形振荡器，该布局结构包括多个延迟单元，以单行方式排列，其中每一延迟单元与前一延迟单元相邻或仅间隔一延迟单元；多条垂直线，垂直于该多个延迟单元的排列方向，并往同一方向延伸，其中每一延迟单元中的每一输出端及输入端皆各自对应连接一垂直线；以及多条连接线，其中每一连接线用来分别连结该多条垂直线以耦接该多个延迟单元中一延迟单元的一输入端与该延迟单元的前一延迟单兀的一输出端；其中，该每一连接线向该多个延迟单兀的排列方向延伸的长度不超过3a，其中a为每一延迟单元在该多个延迟单元的排列方向的长度。
【附图说明】
[0009]图1A为一常见的八相位环形振荡器的电路结构的示意图。
[0010]图1B为八相位环形振荡器所输出的八个不同相位的时钟信号的示意图。
[0011]图2为八相位环形振荡器的常见布局结构的示意图。
[0012]图3为八相位环形振荡器的另一常见布局结构的示意图。
[0013]图4A为本发明实施例一四相位环形振荡器的电路结构的示意图。
[0014]图4B为本发明实施例四相位环形振荡器的布局结构的示意图。
[0015]图5为本发明实施例一差分八相位环形振荡器的布局结构的示意图。
[0016]图6A及图6B分别为本发明实施例具有5个及6个延迟单元的多相位环形振荡器的布局结构的示意图。
[0017]图7为使用现有技术的布局结构与本发明布局结构需使用的水平轴线的数量差异的示意图。
[0018]其中，附图标记说明如下:
[0019]10八相位环形振荡器
[0020]Il?16、II，?14，延迟单元
[0021]SI ?S8、S1’ ?S4’输出级
[0022]I+、1-、I输入端
[0023]O+、O-、O输出端
[0024]LI ?L8、L1，?L4’连接线
[0025]Pl?P8时钟信号
[0026]L1_D’、L3_D’、L3_D、L4_D、 虚设连接线
[0027]L7_D、L8_D
[0028]LHl?LH6水平轴线
【具体实施方式】
[0029]为方便说明本发明的实施方式，在此先以单端多相位环形振荡器(single-endedmult1-phase ring oscillator)进行说明。请参考图4A,图4A为本发明实施例一四相位环形振荡器40的电路结构的示意图。如图4A所示，四相位环形振荡器40包括四个延迟单元ΙΓ?14’及四个输出级SI’?S4’。在延迟单元ΙΓ?14’中，每一延迟单元的输出端都耦接至另一延迟单元的输入端，以形成一环形结构。其中，每一延迟单元ΙΓ?14’都是单端输入及单端输出的结构，因此，每一延迟单元ΙΓ?14’都包括一输入端及一输出端，其中，输入端及输出端分别以I及O表示。此外，每一延迟单元的输入端I分别通过连接线LI’?L4’耦接至前一延迟单元的输出端O。在每一延迟单元中，输入端I先接收一振荡信号，并且在经过一段延迟时间后，再由输出端O输出另一振荡信号。在四个输出级SI’?S4’中，每一输出级的输入端分别耦接至四个延迟单元II’?14’中一延迟单元的输出端0，进而输出四个不同相位的时钟信号。
[0030]请参考图4B，图4B为本发明实施例四相位环形振荡器40的布局结构的示意图。如图4B所示，延迟单元11’?14’是以12’、ΙΓ、13’及14’的顺序排列，且每一延迟单元的输入端I及输出端O都通过一垂直线向上延伸。连接线LI’?L4’则以横向方式配置，以连结每一延迟单元的输入端I与前一延迟单元的输出端O。图4B的布局结构与图3的布局结构的主要差异在于，在图4B的布局结构中，每一连接线LI’?L4’并非各自位于一水平轴线，而是共享3条水平轴线LA、LB及LC的配置空间。举例来说，连接线LI’连接于延迟单元ΙΓ及12’之间，且位于水平轴线LB上；连接线L2’连接于延迟单元12’及13’之间，且位于水平轴线LC上；连接线L3’连接于延迟