应用于数控振荡器的粗调单元阵列和相关装置的制造方法
【技术领域】
[0001]本发明涉及电子技术领域，具体涉及应用于数控振荡器的粗调单元阵列和相关装置。
【背景技术】
[0002]数字控制振荡器(DCO，Digitally Controlled Oscillator)是一种非常常见的电路器件，DCO在很多电路(例如锁相环电路)中被广泛应用，DCO可以简称数控振荡器。
[0003]DCO通过离散的数字信号来控制振荡器的频率，因此，DCO的频率是离散的，频率的变化步长是数字控制位的函数。DCO的这种特点有别于传统的模拟压控振荡器频率变化的连续性。DCO的最小步长将直接决定DCO所贡献的量化噪声。其中，DCO的频率步长越小，则其贡献的量化噪声越小。但是频率步长越小，覆盖相同的频率范围所需要的电容单元(粗调/细调单元)个数通常就越多，要求的数字控制位通常就越多，传输数字控制位的控制线也就需要的越多，使得控制线可能成为决定版图面积的主导因数，甚至控制线多到能成为电路版图设计的瓶颈。
[0004]传统DCO的电容阵列中的电容单元采用温度码布局，通过行列译码器把二进制码转化成温度码。每个电容单元通过行列译码器选择行控制线和列控制线来控制电容单元的工作与不工作(其中，不工作即是关闭)。每个电容单元的工作与关闭，对应于振荡器频率的增大或减小，数控振荡器的频率原则上与这些每个电容单元的工作与关闭是线性单调的。
[0005]传统DCO的电容阵列包括细调单元阵列和粗调单元阵列，细调单元阵列包括多个细调单元(细调单元在有些场景下亦可称之为细调电容单元)，粗调单元阵列包括多个粗调单元(其中，粗调单元在有些场景下亦可称之为粗调电容单元)。其中，粗调单元具有较大的频率步长，而细调单元具有相对较小的频率步长，因此就存在细调单元向粗调单元进位问题。但是，在传统DCO的电容阵列中，细调单元向粗调单元进位的时经常存在失配(Mi smatch)问题，实践发现这个Mi smatch直接影响电路性能，有时候Mi smatch对电路性能影响达到难以忽略的程度。
【发明内容】
[0006]本发明实施例提供应用于数控振荡器的粗调单元阵列和相关装置，以期尽可能的避免Mismatch问题以提升相关电路性能。
[0007]本发明实施例第一方面提供一种应用于数控振荡器的粗调单元阵列，所述粗调单元阵列包括X个粗调单元，所述粗调单元阵列中的每个粗调单元包括逻辑单元和W个细调单元;
[0008]其中，所述粗调单元阵列中的粗调单元i的逻辑单元的输入包括Y个粗调控制位和W个细调控制位，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元是否工作，所述粗调单元i为所述粗调单元阵列中的任意一个粗调单元；其中，所述Y为大于I的整数，所述X为大于I的整数，所述W为大于I的整数。
[0009]结合第一方面，在第一方面的第一种可能的实施方式中，在所述Y个粗调控制位为第一取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元全部工作；或者在所述Y个粗调控制位为第二取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元全部不工作；或者在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元基于所述W个细调控制位的取值控制所述粗调单元i中的W个细调单元中的部分细调单元工作；其中，所述第一取值、所述第二取值和所述第三取值互不相同。
[0010]结合第一方面的第一种可能的实施方式，在第一方面的第二种可能的实施方式中，输入到所述粗调单元i的逻辑单元的W个细调控制位与所述粗调单元i中的W个细调单兀之间具有对应关系；
[0011 ] 其中，在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元中的对应细调控制位取值为I的细调单元工作，并且所述粗调单元i中的W个细调单元中的对应细调控制位取值为O的细调单元不工作；
[0012]或者，在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元中的对应细调控制位取值为O的细调单元工作，并且所述粗调单元i中的W个细调单元中的对应细调控制位取值为I的细调单元不工作。
[0013]结合第一方面或第一方面的第一种可能的实施方式或第一方面的第二种可能的实施方式，在第一方面的第三种可能的实施方式中，所述W等于2n，所述η为正整数。
[0014]结合第一方面或第一方面的第一种可能的实施方式或第一方面的第二种可能的实施方式或第一方面的第三种可能的实施方式，在第一方面的第四种可能的实施方式中，所述Y等于2。
[0015]本发明实施例第二方面提供一种数控振荡器，包括:粗调单元阵列、粗调行列译码器和细调行列译码器；其中，所述粗调单元阵列为本发明实施例提供的任意一种粗调单元阵列；
[0016]其中，粗调行列译码器用于对输入的第一控制信号进行译码以输出A个粗调控制位；
[0017]其中，细调行列译码器用于对输入的第二控制信号进行译码以输出B个细调控制位；
[0018]其中，所述Y个粗调控制位所形成的集合为所述A个粗调控制位所形成的集合的子集，所述W个细调控制位所形成的集合为所述B个细调控制位所形成的集合的子集。
[0019]结合第二方面，在第二方面的第一种可能的实施方式中，所述W个细调控制位所形成的集合等于所述B个细调控制位所形成的集合，所述粗调单元阵列中的每个粗调单元共享所述W个细调控制位。
[0020]结合第二方面或第二方面的第一种可能的实施方式，在第二方面的第二种可能的实施方式中，所述粗调单元阵列中的相邻两个粗调单元共享所述A个粗调控制位中的I个粗调控制位，所述粗调单元阵列中的任意相邻两个粗调单元共享所述A个粗调控制位中的不同粗调控制位。
[0021]结合第二方面或第二方面的第一种可能的实施方式或第二方面的第二种可能的实施方式，在第二方面的第三种可能的实施方式中，
[0022]所述粗调行列译码器包括A个粗调控制位输出线，所述A个粗调控制位与所述A个粗调控制位输出线之间一一对应。
[0023]结合第二方面或第二方面的第一种可能的实施方式或第二方面的第二种可能的实施方式或第二方面的第三种可能的实施方式，在第二方面的第四种可能的实施方式中，所述细调行列译码器包括B个细调控制位输出线，所述B个细调控制位与所述B个细调控制位输出线之间一一对应。
[0024]结合第二方面或第二方面的第一种可能的实施方式或第二方面的第二种可能的实施方式或第二方面的第三种可能的实施方式或第二方面的第四种可能的实施方式，在第二方面的第五种可能的实施方式中，
[0025]所述粗调单元阵列包括X个粗调单元，所述粗调单元阵列中的每个粗调单元包括逻辑单元和W个细调单元；
[0026]其中，所述粗调单元阵列中的粗调单元i的逻辑单元的输入包括Y个粗调控制位和W个细调控制位，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元是否工作，所述粗调单元i为所述粗调单元阵列中的任意一个粗调单元；其中，所述Y为大于I的整数，所述X为大于I的整数，所述W为大于I的整数。
[0027]结合第二方面的第五种可能的实施方式，在第二方面的第六种可能的实施方式中，在所述Y个粗调控制位为第一取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元全部工作；或者在所述Y个粗调控制位为第二取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元全部不工作；或者在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元基于所述W个细调控制位的取值控制所述粗调单元i中的W个细调单元中的部分细调单元工作；其中，所述第一取值、所述第二取值和所述第三取值互不相同。
[0028]结合第二方面的第六种可能的实施方式，在第二方面的第七种可能的实施方式中，输入到所述粗调单元i的逻辑单元的W个细调控制位与所述粗调单元i中的W个细调单兀之间具有对应关系；
[0029]其中，在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元中的对应细调控制位取值为I的细调单元工作，并且所述粗调单元i中的W个细调单元中的对应细调控制位取值为O的细调单元不工作；
[0030]或者，在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元中的对应细调控制位取值为O的细调单元工作，并且所述粗调单元i中的W个细调单元中的对应细调控制位取值为I的细调单元不工作。
[0031]结合第二方面的第五种可能的实施方式或第二方面的第六种可能的实施方式或第二方面的第七种可能的实施方式，在第二方面的第八种可能的实施方式中，所述W等于2n，所述η为正整数。
[0032]结合第二方面的第五种可能的实施方式或者第二方面的第六种可能的实施方式或第二方面的第七种可能的实施方式或者第二方面的第八种可能的实施方式，在第二方面的第九种可能的实施方式中，所述Y等于2。
[0033]本发明实施例第三方面提供一种频率综合器，包括:
[0034]数控振荡器和数字逻辑单元，其中，所述数控振荡器为本发明实施例提供的任意一种数控振荡器；其中，所述数字逻辑单元用于向所述粗调行列译码器输出所述第一控制信号；所述数字逻辑单元还用于向所述细调行列译码器输出所述第二控制信号。
[0035]结合第三方面，在第三方面的第一种可能的实施方式中，所述数字逻辑单元用于根据输入所述数字逻辑单元的分频控制字和参考频率，向所述粗调行列译码器输出所述第一控制信号；其中，所述数字逻辑单元还用于根据输入所述数字逻辑单元的分频控制字和参考频率，向所述细调行列译码器输出所述第二控制信号。
[0036]结合第三方面或第三方面的第一种可能的实施方式，在第三方面的第二种可能的实施方式中，所述数控振荡器，包括:粗调单元阵列、粗调行列译码器和细调行列译码器；其中，所述粗调单元阵列为本发明实施例提供的任意一种粗调单元阵列；
[0037]其中，粗调行列译码器用于对输入的第一控制信号进行译码以输出A个粗调控制位；
[0038]其中，细调行列译码器用于对输入的第二控制信号进行译码以输出B个细调控制位；
[0039]其中，所述Y个粗调控制位所形成的集合为所述A个粗调控制位所形成的集合的子集，所述W个细调控制位所形成的集合为所述B个细调控制位所形成的集合的子集。
[0040]结合第三方面的第二种可能的实施方式，在第三方面的第三种可能的实施方式中，所述W个细调控制位所形成的集合等于所述B个细调控制位所形成的集合，所述粗调单元阵列中的每个粗调单元共享所述W个细调控制位。
[0041]结合第三方面的第二种可能的实施方式或第三方面的第三种可能的实施方式，在第三方面的第四种可能的实施方式中，所述粗调单元阵列中的相邻两个粗调单元共享所述A个粗调控制位中的I个粗调控制位，所述粗调单元阵列中的任意相邻两个粗调单元共享所述A个粗调控制位中的不同粗调控制位。
[0042]结合第三方面的第二种可能的实施方式或第三方面的第三种可能的实施方式或第三方面的第四种可能的实施方式，在第三方面的第五种可能的实施方式中，所述粗调行列译码器包括A个粗调控制位输出线，所述A个粗调控制位与所述A个粗调控制位输出线之间--对应。
[0043]结合第三方面的第二种可能的实施方式或者第三方面的第三种可能的实施方式或第三方面的第四种可能的实施方式或第三方面的第五种可能的实施方式，在第三方面的第六种可能的实施方式中，所述细调行列译码器包括B个细调控制位输出线，所述B个细调控制位与所述B个细调控制位输出线之间一一对应。
[0044]结合第三方面的第二种可能的实施方式或者第三方面的第三种可能的实施方式或第三方面的第四种可能的实施方式或第三方面的第五种可能的实施方式或第三方面的第六种可能的实施方式，在第三方面的第七种可能的实施方式中，所述粗调单元阵列包括X个粗调单元，所述粗调单元阵列中的每个粗调单元包括逻辑单元和W个细调单元；
[0045]其中，所述粗调单元阵列中的粗调单元i的逻辑单元的输入包括Y个粗调控制位和W个细调控制位，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元是否工作，所述粗调单元i为所述粗调单元阵列中的任意一个粗调单元；其中，所述Y为大于I的整数，所述X为大于I的整数，所述W为大于I的整数。
[0046]结合第三方面的第七种可能的实施方式，在第三方面的第八种可能的实施方式中，在所述Y个粗调控制位为第一取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元全部工作；或者在所述Y个粗调控制位为第二取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元全部不工作；或者在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元基于所述W个细调控制位的取值控制所述粗调单元i中的W个细调单元中的部分细调单元工作；其中，所述第一取值、所述第二取值和所述第三取值互不相同。
[0047]结合第三方面的第八种可能的实施方式，在第三方面的第九种可能的实施方式中，输入到所述粗调单元i的逻辑单元的W个细调控制位与所述粗调单元i中的W个细调单兀之间具有对应关系；
[0048]其中，在所述Y个粗调控制位为第三取值的情况下，所述粗调单元i的逻辑单元的输出用于控制所述粗调单元i中的W个细调单元中的对应细调控制位取值为I