漏极和第四M0S管MP4的漏极连接，源极与CS端连接，漏极与DRN端连接。M0S管M的栅极和漏极之间还有寄生电容Cgd。
[0042] 第二反相器INV2 -端与逻辑控制电路D连接，输入逻辑控制电路的输出信号PWM_ 0N，另一端与第三MOS管的栅极和第四MOS管的栅极连接。
[0043] 第四M0S管的源极与VCC端连接。
[0044] 第一M0S管、第二M0S管、第三M0S管和第六M0S管是N型M0S管。第四M0S管和 第五M0S管是P型M0S管。
[0045] 第一电阻R1和第二电阻R2具有相同的电阻值Rx和尺寸，第一M0S管丽1和第二 M0S管丽2具有相同的尺寸和数目，第一电流源11和第二电流源12的比值为I2/11>1。第 三M0S管丽3和第四M0S管M0S管MP4构成驱动电路用以驱动M0S管M的栅极Gate。
[0046] 过零电流检测电路的工作原理如下：
[0047] 在M0S管M处于关断状态时，逻辑控制电路的输出信号PWM_0N和GATE信号为低， Rn_shunt信号为低，PU信号为高，由于没有电流流过电阻Rn，所以Vr处的电压和CS端的 电压一致。因为第一电流源II和第二电流源12的不一致12的电流值大于II，所以Vx端 的电压会被第二电流源12拉高，导致电感电流过零信号ZCD被置为低。当电感L1的电流 逐渐减小到〇随后开始改变方向时，DRN端的电压开始下降。由于寄生电容Cgd的存在，电 流会从电容的正极板流出，同时会有相同的电流从CS端经电阻Rn和第三M0S管丽3流入 寄生电容Cgd的负极板。这会导致Vr的电压低于CS端，当Vr的电压减小到如下值时，
[0048] Vr=-(A-1) ?I?Rx+Vcs，
[0049] 会有I*A的电流值流过第二MOS管丽2,Vx电压开始被拉低，从而导致电感电流过 零信号ZCD从低变为高。
[0050] 逻辑控制电路收到电感电流过零信号ZCD由低变高的动作后，便会将逻辑控制电 路的输出信号PWM_〇N从低变为高，从而使M0S管M由关断变为导通状态。导致电感电流过 零信号ZCD由变低高的DRN端的电压斜率值为
[0051]
[0052] 图4是恒流LED驱动电路从导通到关断时的波形图。
[0053] 外部信号的延时td是为了防止M0S管M开关瞬间造成的误触发。信号外部信 号Rn_shunt的延时td是为了控制第六M0S管MN6的开关状态，从而避免电阻Rn影响M0S 管驱动电路关断M0S管M。
[0054] 附参数定义如下：
[0055] VDCIN-一输入直流电压
[0056] Vied--LED负载两端压降
[0057] Iind--电感电流
[0058] Lm--电感L1的电感值
[0059] Vcs一一电流检测电阻Rs两端压降参考点为地
[0060] Vcc--储能电容C2两端压降参考点为地
[0061] VA一一峰值电流检测电路输出电压参考点为地引脚CS
[0062] Vref_pk一一峰值电流检测设定电压参考点为地引脚CS
[0063] Gate- -M0S管M的栅极信号
[0064] PffM_0N--逻辑控制电路的输出信号
[0065] ZCD --电感电流过零信号ZCD
[0066] Vpk一一峰值电流到达信号。
【主权项】
1. 一种三引脚临界模式LED驱动芯片的过零电流检测电路，其特征在于： 第一 MOS管（MNl)的源极与第一电阻（Rl)的一端连接，漏极与第一电流源（Il)的一 端连接，栅极与第二MOS管（MN2)的栅极连接，栅极还与漏极相连； 第二MOS管（MN2)的源极与第二电阻（R2)的一端连接，漏极与第二电流源（12)的一 端连接，漏极还与第一反相器（INVl)连接后，输出电感电流过零信号ZCD ; 第五MOS管（MP5)的源极与VCC端连接，漏极与第二MOS管（MN2)的漏极连接，源极接 外部信号PU ; 第六MOS管（MN6)的源极与CS端连接，漏极与MOS管驱动电路（E)连接，栅极接外部 信号 Rn_shunt ; 电阻（Rn) -端与第六MOS管（MN6)的漏极连接，另一端与CS端连接； 第一电阻（Rl)的另一端与CS端连接，第二电阻（R2)的另一端与第六MOS管（MN6)的 漏极连接，第一电流源（Il)和第二电流源（12)的另一端都与VCC端连接。2. 根据权利要求1所述的三引脚临界模式LED驱动芯片的过零电流检测电路，其特征 在于： 第一 MOS管、第二MOS管和第六MOS管是N型MOS管；第五MOS管是P型MOS管。3. 根据权利要求1所述的三引脚临界模式LED驱动芯片的过零电流检测电路，其特征 在于：第一电阻Rl和第二电阻R2具有相同的电阻值。4. 根据权利要求1所述的三引脚临界模式LED驱动芯片的过零电流检测电路，其特征 在于：第一 MOS管（MNl)和第二MOS管（MN2)具有相同的尺寸和数目。5. 根据权利要求1所述的三引脚临界模式LED驱动芯片的过零电流检测电路，其特征 在于：第一电流源（Il)和第二电流源（12)的比值大于1。6. -种三引脚临界模式LED驱动芯片，其特征在于： 包括如权利要求1至5中任意一项所述的过零电流检测电路（F)、低压供电电路（A)、 峰值电流检测电路（B)、比较器（C)、逻辑控制电路（D)、M0S管驱动电路（E)和MOS管（M)， 且具有VCC端、DRN端和CS端； 低压供电电路（A)从DRN端输入高压，输出低压至VCC端给芯片内部的供电； 峰值电流检测电路（B)检测并计算电感的峰值电流，并输出峰值电流代表电压； 电压比较器（C)比较输出峰值电流代表电压和峰值电流检测设定电压并输出峰值电 流到达信号； 过零电流检测电路（F)探测电感电流过零点并输出电感电流过零信号； 逻辑控制电路（D)输入信号峰值电流到达信号和电感电流过零信号并通过MOS管驱动 电路（E)控制MOS管（M)的开关状态；逻辑控制电路（E)还通过输出信号来控制低压供电 电路（A)的工作状态。7. 根据权利要求6所述的三引脚临界模式LED驱动芯片，其特征在于： 逻辑控制电路（E)还通过输出逻辑控制信号来控制低压供电电路（A)的工作状态。8. 根据权利要求6所述的三引脚临界模式LED驱动芯片，其特征在于：M0S管驱动电路 (E)结构为，第三MOS管（MN3)的源极与过零电流检测电路（F)连接； MOS管（M)的栅极与第三MOS管（MN3)的漏极和第四MOS管（MP4)的漏极连接，源极与 CS端连接，漏极与DRN端连接。MOS管（M)的栅极和漏极之间还有寄生电容（Cgd); 第二反相器（INV2) -端与逻辑控制电路（D)连接，输入逻辑控制电路的输出信号，另 一端与第三MOS管（MN3)的栅极和第四MOS管（MP4)的栅极连接； 第四MOS管（MP4)的源极与VCC端连接。9. 一种恒流LED驱动电路，其特征在于：包括整流桥、第一电容（Cl)、电感（LI)、LED 负载、如权利要求6所述的三引脚临界模式LED驱动芯片、第二电容（C2)、电流检测电阻 (Rcs)、续流二极管（D5)和第三电容（C3); 交流输入经整流桥后经输入第一电容（Cl)滤波后，产生一直流电压给LED负载供电； 电感（LI) 一端连接LED负载的负端，另一端连接驱动芯片的DRN端； 第二电容（C2) -端与VCC端连接，另一端接地； 电流检测电阻（Rcs) -端与CS端连接，另一端接地； 第三电容（C3)和续流二极管（D5)都与LED负载并联。
【专利摘要】本发明提供一种三引脚临界模式LED驱动芯片的过零电流检测电路，结构如下：第一MOS管的源极与第一电阻R1的一端连接，漏极与第一电流源的一端连接，栅极与第二MOS管的栅极连接，栅极还与漏极相连；第二MOS管的源极与第二电阻的一端连接，漏极与第二电流源的一端连接，漏极还与第一反相器连接后，输出电感电流过零信号ZCD；第五MOS管MP5的源极与VCC端连接，漏极与第二MOS管MN2的漏极连接，源极接外部信号PU；第六MOS管MN6的源极与CS端连接，漏极与MOS管驱动电路E连接，栅极接外部信号Rn_shunt。其优点在于实现三接线端的临界模式LED驱动芯片的CS端既连接电流采样电阻，又作为芯片的参考0电位。
【IPC分类】H05B37/00, H05B37/02
【公开号】CN105007644
【申请号】CN201510437175
【发明人】张义, 李应天, 张翌, 王虎刚, 陈 光
【申请人】宁波拓扑思科电子科技有限公司
【公开日】2015年10月28日
【申请日】2015年7月23日