个循环子矩阵Pli]，每一个循环子 矩阵只能是单位循环偏移矩阵或全零矩阵。
[0071] 由于本发明的编码器和解码器均采用上述公开的LDPC码字，因此其LDPC码字的 其他细节特性在上述说明书中已公开，这里不再重复说明。
[0072] 此外，本发明还公开了上述LDPC码字的编码方法，其主要步骤如下：
[0073] 步骤Sl:获得信息比特，设置已知的信息比特为{i。，h，i2,i3,i4,i5,...，innJ，所 谓编码即利用校验矩阵H求出校验比特：
[0075] 步骤S2 :初始化校验比特p。= 0,p丨=0,p2= 0,p3= 0,p4= 0, ? ??，pm 丨=0 ;
[0076] 步骤S3 :将每一个校验比特？1以及与其相连的信息比特做模2和，其中i= 0, 1，2…m-1。之后，将上述模2和之后的校验比特P1做重新排列：
[0077] PiQ=Pi；PiQ+l=Pi+q；PiQ+2 =Pi+2q；PiQ+3 =Pi+3q；
[0078] PiQ+4 =Pi+4q? ? ? ? ?PiQ+QI=Pi+(Ql)q；
[0092] 通过本发明的说明书所公开的技术方案可见，本发明的S-IRALDPC码字的特点是 其信息比特矩阵中的循环子矩阵除了 〇矩阵的结构之外，只可能由单位循环偏移矩阵构 成，这种循环子矩阵的选择适应了HSS算法并行计算是基于循环子块的技术特征，因此当 循环子块在并行行操作的时候，不存在两个行的行操作输入同时要求读取同一块内存，也 不存在操作完之后同时写同一块内容，这样能够避免内存冲突。
[0093] 根据本发明的信息比特矩阵和校验比特矩阵所构成的S-IRALDPC码、应用本发明 LDPC码的编码器、解码器在HSS算法中能够有较佳的码字性能。
[0094] 此外，本发明还公开一种与上述S-IRALDPC码字相对应的编码方法和编码器，并 且能够对应上述结构。编码器内置有编码运算模块，并且编码运算模块采用了如下的LDPC 编码方法：
[0095] 在编码运算模块中，
偶校验矩阵中与P]所关联的信息比特；y是信息比特&;的序号，根据如下公式得到：
[0097]
[0098] 其中，q= 24,m= 192 (针对码长n= 1920)或者m= 576 (针对码长n= 5760)，X 表示参与奇偶校验比特累加的信息比特的地址，X的码表为如下两个不同码长的码表：
[0099] 码表 1 :码率 9/10m= 192，码长n= 1920
[0100]
[0107] 具体来说，令LDPC的码字为：
[0108] c= (i。，h，? ? ?，卜，? ? ?，iKi，p。，P1, ? ? ?，pmD;其中，（i。，h，? ? ?，in "D为信息比特 比特，是已知的{1,0}序列。（p。，PdP2,...，Pmi)为校验比特，为待计算的比特。
[0109] 首先初始化所述校验部分所对应的各校验比特，
[0110] 即P。=0,Pi=0,P2=0,P3=0,P4=0,P5=0,…，Pmi=0,其中每个Pi代表校 验矩阵中的一行，例如Pni代表校验矩阵中的第m行。
[0111] 将校验比特按照q个比特为一组进行分组以得到多个校验比特组。
[0112] 具体地，首先，设置所述校验比特为：
[0113] {p。，P1,p2,Pu,p4,P5,...，PmJ。然后，将所述校验比特按顺序以q个比特为一组进 行分组以得到多个校验比特组。
[0114] 例如，校验比特组为：
[0116] 其次，将各校验比特组中的校验比特与其在低密度奇偶校验矩阵中所关联的信息 比特进行累加处理。
[0117] 具体地，对每个校验比特组中的q个比特Pni作如下异或运算：
[0120] 其中，q= 24,m= 192 (针对码长n= 1920)或者m= 576 (针对码长n= 5760)，X 表示参与奇偶校验比特累加的信息比特的地址
[0121] X表示各个校验比特组中第一个校验比特（例如可以是p。，pq+。， p2q+。，...，p]q+。，...）所代表的所述低密度奇偶校验矩阵中的行（对应第 0,q，2q，3q，. . .，jq，...行）里"1"所在列的位置，但不包括所述低密度奇偶校验矩阵中校 验部分中的"1"的列的位置。
[0122] 以码表1的码字为例，q= 24,校验比特数m= 192,信息比特数n-m= 1728。
[0123] 码表1中的第一行数字：
[0124] 5 115 143 209 220 252 287 331 388 490 650 755 785 819 892 974 1072 11031112 1211 1292 1298 1334 1444 1481 1510 1525 1554 1580 1605 1620 1652
[0125] 每个数字代表了低密度奇偶校验矩阵中的第一行（对应第一个校验比特p。）中 " 1"的位置（即列的位置），但这个位置并不包括低密度奇偶校验矩阵的校验部分的" 1"的 列的位置。
[0126] 另外该行的数字即为X，代表了第一个校验比特块中的第一个比特p。所代表校验 矩阵中的第〇行的"1"的位置（即列的位置，列同样以〇开始计数）。
[0127] 那么有：
其他行依照上述公式依次类推，在此不一一列举。
[0131] 之后对累加后的各校验比特作交织处理。
[0132] 具体地，包括：对累加后的各校验比特依照置换格式作交织处理，其中所述置换格 式通过如下公式实现：
[0148] 在本实施例中，{p。，P1,P2,Pu,P4,P5,...，PmJ表示交织前的校验比特；
[0149] {p。'，p/，P2'，p/，P4'，Ps'，. . .，Pm1' 丨表示交织后的校验比特。
[0150] 最后将经过交织处理后的各校验比特进行模2加运算以得到最终的校验比特。
[0151] 具体地，本步骤通过如下公式实现：
[0160] 得到的（p。'，？/,...Pni/)即为最终编码后的校验比特，最终得到的LDPC码c= / ? ? ? > > > \ k 1〇，11，? ? ?，Ij，? ? ?，In m 1，P〇，Pl，? ? ?，Pm 1」。
[0161] 对于现有技术中通过牺牲复杂度来解决LDPC码用于HSS算法时内存冲突的问题， 本发明的S-IRALDPC码、使用S-IRALDPC码的编码器、解码器中的信息比特矩阵的选择设 计能够产生意想不到的技术效果，从码字结构本身上，有效地降低了HSS算法的复杂度，解 决了上述现有技术中存在的技术难题。
[0162] 所属领域的技术人员应当认识到，以上的说明书仅是本发明众多实施例中的一种 或几种实施方式，而并非用对本发明的限定。任何对于以上所述实施例的均等变化、变型以 及等同替代等技术方案，只要符合本发明的实质精神范围，都将落在本发明的权利要求书 所保护的范围内。
【主权项】
1. 一种S-IRA结构的LDPC码字，其特征在于，所述LDPC码字的结构为： H=[H'iIIP']，其中H/为信息比特矩阵，P'是校验比特矩阵，np'是对所述校 验比特矩阵做行变换，其中： 所述信息比特矩阵H/包括多个循环子矩阵Pli]，每一个所述循环子矩阵只能是单位 循环偏移矩阵或全零矩阵。2. 如权利要求1所述的一种S-IRA结构的LDPC码字，其特征在于，所述信息比特矩阵 为m行Xn-m列的矩阵：，其中每一个循环子矩阵Pli]的大小 〇. i/7I述的一种S-IRA结构的LDPC码字，其特征在于，所述校验比特矩阵 P'为m行Xm列的矩阵：，其主对角线和次对角线上均为1其余位置为0。4. 一种LDPC编码器，所述LDPC编码器采用如权利要求1至3中任一项所述的S-IRA 结构的LDPC码字。5. -种LDPC解码器，所述LDPC解码器采用如权利要求1至3中任一项所述的S-IRA 结构的LDPC码字。6. -种如权利要求1所述S-IRA结构的LDPC码字的编码方法，其特征在于，包括以下 步骤： 获得信息比特U。，ii，i2,i3,i4,i5,...，inmi}; 初始化校验比特P〇= 〇,P 〇,P2= 〇,P3=〇,…，Pm i=〇; 将每一个校验比特Pi以及与其相连的信息比特做模2和，i= 0, 1，2…m-1,并做如下 重新排列， > _ > _ > _ > _ PiQ - Pi;P iQ+1 - Pi+q;P iQ+2 - Pi+2q;P iQ+3 - Pi+3q;PiQ+4 - Pi+4qJ ? ? ? J PiQ+Q 1 - Pi + ( ^ 其中i= 0,l，2,3，...，q_l以2 得到重排后的校验比特序列/> =.丨,丨； 将所述重排后的校验比特序列=丨/J做如下累加： P'o=P' 0* m-7. -种LDPC码的编码方法，其特征在于，包括以下步骤： 计算校验比特P/ -P/ ? & ;其中，j= 〇, 1，2, 3,. . .，m-1 ; 表示在低密度奇偶校 验矩阵中与P]所关联的信息比特；L是信息比特&Y的序号，根据如下公式得到：其中，q= 24，m= 192(针对码长n= 1920)或者m= 576(针对码长n= 5760)，x表 示参与奇偶校验比特累加的信息比特的地址，x的码表为如下两个不同码长的码表： 码表1 :码率9/10m= 192,码长n= 1920码表2 :码率9/10m= 576,码长n= 57608. -种LDPC编码器，其特征在于，所述编码器包括： 编码运算模块，用以计算校验比裝表示在低密度奇偶校验矩阵中与P]所关联的信息比特；y]是信息比特^的序号，根据如下 公式得到：其中，q= 24，m= 192(针对码长n= 1920)或者m= 576(针对码长n= 5760)，x表 示参与奇偶校验比特累加的信息比特的地址，x的码表为如下两个不同码长的码表： 码表1 :码率9/10m= 192,码长n= 1920码表2 :码率9/10m= 576,码长n= 5760
【专利摘要】本发明揭示了一种基于准循环的中短码长LDPC及编解码器和编码方法，其码字的结构为H＝[H′1ΠP′]，H1′为信息比特矩阵，P′是校验比特矩阵，ΠP′是对所述校验比特矩阵做行变换，其中信息比特矩阵H1′包括多个循环子矩阵pi,j，每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。采用了本发明的技术方案，通过大量仿真模拟，找出了比现有技术更适用于HSS译码算法的一种LDPC码字的信息比特矩阵结构，以及使用这种LDPC码的编码器、解码器，提升了LDPC码字的性能。<pb pnum="1" />
【IPC分类】H03M13/11
【公开号】CN105024703
【申请号】CN201410181583
【发明人】张文军, 徐胤, 崔竞飞, 何大治, 管云峰, 史毅俊, 郭序峰
【申请人】上海数字电视国家工程研究中心有限公司, 上海交通大学
【公开日】2015年11月4日
【申请日】2014年4月30日