电平转换电路及其电平转换方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，特别是涉及一种电平转换电路及其电平转换方法。
【背景技术】
[0002]GOA(Gate Driver On Array)电路是利用现有的液晶显示器的阵列(Array)制程将栅极扫描驱动电路制作在Array基板上。图1是GOA电路中常使用的一种电平转换电路(level shift IC)。其中图a是电平转换电路10的连接示意图，图b是电平转换电路10的输入刊名信号与输出时钟信号的波形图。从图a中可以看出，输入时钟信号与输出时钟信号数目相同，皆为8个。时序控制器11分别输入8个输入时钟信号(ckvl-ckvS)至电平转换电路10。电平转换电路10将输入的低幅值电压(3.3V)转换成高幅值电压(VGH电压，一般约30V左右)，输出8个输出时钟信号(ckl-ck8)，即输出时钟信号与输入时钟信号对应。这种类型的level shift IC的优点是输入时钟信号简单，且可以向下兼容CK数目需求少的情况。例如，8进8出的level shift 1C，可以只使用其中的6个输入时钟信号和输出时钟信号，即变成6进6出。缺点是输入时钟信号数目较多(与输出时钟信号数目一样)，会占用时序控制器11 (Timer Control Register, TC0N)的很多引脚(pin)，增加TCON11的封装和价格。
[0003]如图2为另一种类型的level shift 1C，其中图a是电平转换电路20的连接示意图，图b是电平转换电路20的输入刊名信号与输出时钟信号的波形图。其中，电平转换电路20只接收时序控制器21输入的两个输入时钟信号(信号I和信号2)。由信号I的矩形波上升沿为各输出时钟信号的上升沿，信号2的矩形波上升沿为各输出时钟信号的下降沿，依次生成各个输出时钟信号波形，直到最后一个输出时钟信号波形生成后，又开始重复生成第一个输出时钟信号。这种类型的level shift IC的优点是输入时钟信号数目少，减少TCON 21的引脚(pin)占用。缺点是输出时钟信号数目固定且依次具有连贯性，不能灵活兼容需求CK数目少的运用。例如输出8个输入CK信号的level shift 1C，不能使用在只需要6个CK输出的情况。因为另两个CK输出不连接的话，整个CK循环会脱节。参见图2，8个输入时钟信号的电平转换电路20，只输出6个输出时钟信号时，其波形如图2中的图b所示，在一个循环内部，相信输出时钟信号的上升沿或者下降沿之间间隔是一个信号I的时钟周期，而输出时钟信号ck6与下一个循环的第一个时钟信号ckl之间的间隔变大，为3个信号I的时钟周期，为不连续循环，使得整个输出时钟信号循环脱节。
【发明内容】
[0004]本发明实施例提供了一种电平转换电路及其电平转换方法，能够满足不同输出时钟信号数目的需求，兼容多种设计。
[0005]本发明提供一种电平转换电路，包括第一输入端、第二输出端、多个输出端以及脉冲生成电路，第一输入端用于接收第一脉冲输入信号，第二输入端用于接收第二脉冲输入信号，脉冲生成电路用于根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次在多个输出端输出脉冲输出信号，其中电平转换电路进一步包括第三输入端，第三输入端用于接收第三脉冲输入信号，脉冲生成电路根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的输出端的数量。
[0006]其中，脉冲生成电路响应第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
[0007]其中，脉冲生成电路包括:脉冲生成单元；第一侦测单元，用于接收第一脉冲输入信号，并响应第一脉冲输入信号，控制脉冲生成单元在多个输出端依次输出脉冲输出信号的上升沿；第二侦测单元，用于接收第二脉冲输入信号，并响应第二脉冲输入信号控制脉冲生成单元在多个输出端依次输出脉冲输出信号的下降沿；第三侦测单元，用于接收第三脉冲输入信号，并响应第三脉冲输入信号对第一侦测单元和第二侦测单元进行重置。
[0008]其中，脉冲生成单元包括多个第一开关和多个第二开关，其中每一输出端对应连接一第一开关和一第二开关，第一侦测单元响应第一脉冲输入信号的控制沿，依次控制多个输出端所对应的第一开关导通，并控制对应的第二开关关闭，进而将输出端连接至高参考电位，第二侦测单元响应第二脉冲输入信号的控制沿，依次控制输出端所对应的第一开关关闭，并控制对应的第二开关导通，进而将输出端连接至低参考电位。
[0009]其中，第三脉冲输入信号的频率为第一脉冲输入信号的频率的1/4、1/6、1/8的至少之一。
[0010]本发明还提供一种电平转换方法，包括:接收第一脉冲输入信号和第二脉冲输入信号；根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次输出多个脉冲输出信号；接收第三脉冲输入信号，并根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的数量。
[0011]其中，根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的数量的步骤包括:响应第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
[0012]其中，根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的数量的步骤包括:响应第三脉冲输入信号的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
[0013]其中，根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次输出多个脉冲输出信号的步骤包括:响应第一脉冲输入信号，控制依次输出多个脉冲输出信号的上升沿；响应第二脉冲输入信号控制依次输出多个脉冲输出信号的下降沿。
[0014]其中，第三脉冲输入信号的频率为第一脉冲输入信号的频率的1/4、1/6、1/8的至少之一。
[0015]通过上述方案，本发明的有益效果是:本发明通过脉冲生成电路根据第一脉冲输入信号和第二脉冲输入信号以循环方式依次在多个输出端输出脉冲输出信号，并根据第三脉冲输入信号设置每一循环中输出脉冲输出信号的输出端的数量，能够满足不同输出时钟信号数目的需求，兼容多种设计。
【附图说明】
[0016]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0017]图1是现有技术中第一实施例的电平转换电路的结构示意图；
[0018]图2是现有技术中第二实施例的电平转换电路的结构示意图；
[0019]图3是本发明实施例的电平转换电路的结构示意图；
[0020]图4是图3中的脉冲生成电路的结构示意图；
[0021]图5是图3中的电平转换电路输出8个时钟信号的示意图；
[0022]图6是图3中的电平转换电路输出6个时钟信号的示意图；
[0023]图7是图3中的电平转换电路输出4个时钟信号的示意图；
[0024]图8是本发明实施例的电平转换方法的流程示意图。
【具体实施方式】
[0025]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026]请参见图3所示，图3是本发明实施例的电平转换电路的结构示意图。如图3所示，电平转换电路包括第一输入端301、第二输出端302、多个输出端303以及脉冲生成电路30，第一输入端301用于接收第一脉冲输入信号1，第二输入端302用于接收第二脉冲输入信号2，脉冲生成电路30用于根据第一脉冲输入信号I和第二脉冲输入信号2以循环方式依次在多个输出端303输出脉冲输出信号ckl、ck2、ck3、ck4、ck5、ck6、ck7、ck8，其中电平转换电路进一步包括第三输入端304，第三输入端304用于接收第三脉冲输入信号3，脉冲生成电路30根据第三脉冲输入信号3设置每一循环中输出脉冲输出信号ckl、ck2、ck3、ck4、ck5、ck6、ck7、ck8的输出端304的数量。具体地，脉冲生成电路30响应第三脉冲输入信号3的控制沿进行重置，进而结束当前执行的循环并执行下一循环。
[0027]如图4所示，脉冲生成电路30包括:脉冲生成单元32、第一侦测单元33、第二侦测单元34以及第三侦测单元35。第一侦测单元33用于接收第一脉冲输入信号I，并响应第一脉冲输入信号1，控制脉冲生成单元32在多个输出端依次输出脉冲输出信号的上升沿。第二侦测单元34用于接收第二脉冲输入信号2，并响应第二脉冲输入信号2，控制脉冲生成单元32在多个输出端依次输出脉冲输出信号的下降沿。第三侦测单元35用于接收第三脉冲输入信号3，并响应第三脉冲输入信号3对第一侦测单元33和第二侦测单元34进行重置。
[0028]其中，脉冲生成单元32包括多个第一开关36和多个第二开关37。其中每一输出端对应连接一第一开关36和一第二开关37。第一侦测单元33响应第一脉冲输入信号I的控制沿，依次控制多个输出端所对应的第一开关36导通，并控制对应的第二开关37关闭，进而将输出端连接至高参考电位。第二侦测单元34响应第二脉冲输入信号2的控制沿，依次控制输出端所对应的第一开关33关闭，并控制对应的第二开关34导通，进而将输出端连接至低参考电位。第三侦测单元35响应第三脉冲输入信号3的控制沿，控制第一侦测单元33在第一脉冲输入信号I的控制沿控制多个输出端中的第一个输出端输出第一