温度计译码器的制造方法
【技术领域】
[0001] 本发明涉及数字电路技术领域，特别涉及一种温度计译码器。
【背景技术】
[0002] 在数字系统中，经常需要将一种代码转换为另一种代码，以满足特定的需要，完成 这种功能的电路称为码转换电路。码转换电路包括编码器和译码器，其中，译码器是将具有 特定含义的二进制码转换成对应的输出信号的码转换电路。温度计译码器作为译码器的一 种，被广泛应用于存储器修复设计和数模转换器中。
[0003] 表一是现有的一种3线-8线温度计译码器的真值表，所述3线-8线温度计译码 器适于将输入的三位二进制数据A 2A1Aid译码为8位二进制数据Y7Y6Y 5Y4Y3Y2Y1Yid输出。
[0004] 表一
[0005]
[0006] 如表一所示，所述8位二进制数据Y7Y6Y5Y 4Y3Y2Y1Yq中，最低有效位（LSB，Least Significant Bit)数据 Y。为第 1 位数据，最高有效位（MSB, Most Significant Bit)数据 Y7为第8位数据，最低有效位数据至第（N+l)位数据为二进制数据1，第（N+2)位数据至最 高有效位数据为二进制数据〇, N为所述三位二进制数据A2A1Aid对应的十进制数据。因所述 8位二进制数据Y7Y6Y5Y4Y3Y 2Y1Yid中，二进制数据1呈现阶梯型变化，或温度计的刻度变化相 似，因而被称为温度计译码器。
[0007] 当然，根据温度计译码器的具体应用环境，其真值表具有多种变化形式。表二是现 有的另一种3线-8线温度计译码器的真值表：
[0008] 表二
[0009]
[0010] 现有技术中，通常根据所述3线-8线温度计译码器的真值表可获得每位输出数据 的逻辑表达式，再由每位输出数据的逻辑表达式获得所述3线-8线温度计译码器的电路结 构示意图，每位输出数据对应一组逻辑门电路。图1是表一对应的3线-8线温度计译码器 10的一种电路结构示意图，所述3线-8线温度计译码器10包括第一或非门电路100、第一 非门电路101、第二或非门电路102、第二非门电路103、或门电路104、第三或非门电路105、 第三非门电路106、第四非门电路107、第五非门电路108、或门电路109、第一或非门电路 110、第六非门电路111、第二或非门电路112、第七非门电路113、第三或非门电路114、第八 非门电路115、第九非门电路116、PMOS晶体管PlO以及NMOS晶体管N10,其中，所述PMOS 晶体管PlO的源极连接电源端Vdd，所述3线-8线温度计译码器10中各逻辑门电路的连接 关系参考图1所示。表二对应的3线-8线温度计译码的电路结构示意图或图1类似，在此 不再赘述。
[0011] 根据每位输出数据的逻辑表达式可以获得任意位数输入的温度计译码器的电路 结构示意图，然而，当温度计译码器的输入数据位数增多时，所述温度计译码器的电路结构 变得十分复杂，占据的面积很大。
【发明内容】
[0012] 本发明解决的是现有的温度计译码器结构复杂、电路面积大的问题。
[0013] 为解决上述问题，本发明提供一种温度计译码器，包括第一子译码单元、第二子译 码单元以及2 N M个控制模块，N为待译码二进制数据的位数，2彡M彡（N-2)，M为正整数；
[0014] 所述第一子译码单元适于将所述待译码二进制数据的最低有效位数据至第M位 数据译码为2 M位二进制数据，所述2M位二进制数据的最低有效位数据至第J位数据为二进 制数据1，所述2M位二进制数据的第（J+1)位数据至最高有效位数据为二进制数据0, J为 所述最低有效位数据至第M位数据对应的十进制数据；
[0015] 所述第二子译码单元适于将所述待译码二进制数据的第（M+1)位数据至最高有 效位数据译码为2 N M位二进制数据，所述2N 1立二进制数据的最低有效位数据至第K位数据 为二进制数据1，所述2NM位二进制数据的第（K+1)位数据至最高有效位数据为二进制数据 0, K为所述第（M+1)位数据至最高有效位数据对应的十进制数据；
[0016] 每个控制模块包括2M个控制单元；
[0017] 所述控制单元包括第一输入端、第一输出端、复位端以及置位端，其中，所述第一 输出端适于在所述复位端接收二进制数据〇、所述置位端接收二进制数据1时输出与所述 第一输入端接收的二进制数据相反的二进制数据，在所述复位端和所述置位端均接收二进 制数据1时输出二进制数据0,在所述复位端和所述置位端均接收二进制数据0时输出二进 制数据1;
[0018] 每个控制模块中第P个控制单元的第一输入端适于接收所述2M位二进制数据的 第P位数据，1彡P彡2 M，P为正整数；
[0019] 第Q个控制模块中每个控制单元的复位端适于接收所述2N M位二进制数据的第Q 位数据，1彡Q彡2NM，Q为正整数；
[0020] 第1个控制模块中每个控制单元的置位端接收二进制数据1，第L个控制模块中 每个控制单元的置位端适于接收所述2 N M位二进制数据的第（L-I)位数据，2 < L < 2N M，L 为正整数。
[0021] 可选的，所述控制单元还包括第一 PMOS管、第二PMOS管、第一 NMOS管、第二NMOS 管以及反相器，所述反相器包括第二输入端、第二输出端、第一电源端以及第二电源端；
[0022] 所述第一 PMOS管的栅极连接所述复位端，所述第一 PMOS管的源极连接所述第二 PMOS管的源极并适于输入第一电源电压，所述第一 PMOS管的漏极连接所述第一电源端；
[0023] 所述第二PMOS管的栅极连接所述置位端，所述第二PMOS管的漏极连接所述第一 输出端、所述第二输出端以及所述第二NMOS管的漏极；
[0024] 所述第二NMOS管的栅极连接所述复位端，所述第二NMOS管的源极连接所述第一 NMOS管的源极并适于输入第二电源电压，所述第二电源电压低于所述第一电源电压；
[0025] 所述第一 NMOS管的栅极连接所述置位端，所述第一 NMOS管的漏极连接所述第二 电源端；
[0026] 所述第二输入端连接所述第一输入端。
[0027] 现有技术相比，本发明的技术方案具有以下优点：
[0028] 本发明提供的温度计译码器，根据温度计译码器的真值表特性，采用层次化的设 计。通过两个子译码单元分别对待译码二进制数据的低M位数据和高（N-M)位数据进行译 码，将对低M位数据进行译码获得的2 M位二进制数据作为2N M个控制模块的输入，并由高 (N-M)位数据译码获得的2N M位二进制数据控制所述2N M个控制模块，控制每个控制模块输 出所述2M位二进制数据、2M位二进制数据1或者2 M位二进制数据0。通过层次化的设计， 简化了温度计译码器的电路结构、节省了电路面积，易于实现对多位二进制数据的译码。
[0029] 进一步，本发明提供的温度计译码器电路结构简单，信号传输速度快，提高了译码 速度。
【附图说明】
[0030] 图1是表一对应的3线-8线温度计译码器的一种电路结构示意图；
[0031] 图2是本发明实施方式的控制模块的电路结构示意图；
[0032] 图3是本发明实施例的控制单元的电路图；
[0033] 图4是本发明实施例的第一子译码单元的电路结构示意图。
【具体实施方式】
[0034] 正如【背景技术】中所描述的，根据温度计译码器每位输出数据的逻辑表达式设计多 位二进制数据的温度计译码器，获得的电路结构复杂、占据的面积大。本发明提供一种温度 计译码器，采用层次化的设计，能够简化所述温度计译码器的电路结构、节省电路面积。
[0035] 本发明提供的温度计译码器包括第一子译码单元、第二子译码单元以及2NM个控 制模块，N为待译码二进制数据的位数，2 < M < (N-2)，M为正整数。所述待译码二进制数 据的最低有效位数据为所述待译码二进制数据的第1位数据，所述待译码二进制数据的最 高有效位数据为所述待译码二进制数据的第N位数据。
[0036] 所述第一子译码单元适于将所述待译码二进制数据的最低有效位数据至第M位 数据译码为2 M位二进制数据，所述2M位二进制数据的最低有效位数据至第J位数据为二进 制数据1，所述2 M位二进制数据的第（J+1)位数据至最高有效位数据为二进制数据0, J为 所述最低有效位数据至第M位数据对应的十进制数据。
[0037]