的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
【具体实施方式】
[0020]下面结合附图和具体实施例对本发明所述技术方案作进一步的详细描述，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0021]请参阅图1，其揭示了本发明带POP噪声抑制的D类功放电路的一优选实施例，在本实施例中，带POP噪声抑制的D类功放电路包括D类开关放大放电路100和POP噪声抑制电路200。D类开关放大放电路100用于将输入的音频信号处理后输送至扬声器300上进行音频输出，POP噪声抑制电路200抑制D类开关放大放电路100在开关过程中产生的POP噪声。
[0022]D类开关放大放电路100具有第一信号输入电路110、第二信号输入电路120、放大电路130、PffM电路140、驱动电路150、滤波电路160、反馈电路170和偏置电路180。
[0023]请参阅图1和图2，第一信号输入电路110包括串联连接的电容Cl和电阻R1。第二信号输入电路120包括串联连接的电容C2和电阻R2。音频信号通过差分输入的方式输入电容Cl和电容C2，然后分别通过电阻Rl和电阻R2输入放大电路130。
[0024]放大电路130具有全差分放大器AMP，全差分放大器AMP具有两输入端、两输出端和偏置电压端。全差分放大器AMP的两输入端分别与电阻Rl和电阻R2连接以接收通过电阻Rl和电阻R2输入的音频信号。全差分放大器AMP将上述音频信号放大后通过其两输出端输出放大的音频信号。全差分放大器AMP的偏置电压端为放大电路130提供共模电平(容后详述)。
[0025]PffM电路140具有两比较器，其分别为第一比较器CMPl和第二比较器CMP2。第一比较器CMPl和第二比较器CMP2均具有两输入端和一输出端，第一比较器CMPl和第二比较器CMP2的一输入端均用于输入具有固定频率的三角波，第一比较器CMPl和第二比较器CMP2的另一输入分别与全差分放大器AMP的两输出端连接，从而第一比较器CMPl和第二比较器CMP2将全差分放大器AMP的两输出端输出的放大的音频信号转化为PffM波形的音频信号。
[0026]驱动电路150具有两驱动管，其分别为第一驱动管DRVl和第二驱动管DRV2。第一驱动管DRVl和第二驱动管DRV2均具有一输入端、一输出端和控制端。第一驱动管DRVl和第二驱动管DRV2的输入端分别与第一比较器CMPl和第二比较器CMP2的输出端连接，从而第一驱动管DRVl和第二驱动管DRV2将从第一比较器CMPl和第二比较器CMP2的输出的PWM波形的音频信号进行放大。
[0027]滤波电路160具有电感L1、电感L2、电容C3和电容C4，电感LI和电容C3串联连接在第一驱动管DRVl的输出端和地之间，电感L2和电容C4串联连接在第二驱动管DRV2的输出端和地之间，从而滤波电路160对PffM波形的音频信号进行滤波后还原为功放输出音频信号。
[0028]反馈电路170具有电阻R3和电阻R4，电阻R3连接在第一驱动管DRVl的输出端和全差分放大器AMP的一输入端之间，电阻R4连接在第二驱动管DRV2的输出端和全差分放大器AMP的另一输入端之间。
[0029]偏置电路180具有电阻R7和电阻R8，电阻R7和电阻R8串联连接在电源VREF和地之间，且电阻R8还与全差分放大器AMP的偏置电压端连接，从而电阻R8的分压为全差分放大器AMP的共模电平，在本实施例中，电阻R8和电阻R7的阻值相等，因此偏置电路180为全差分放大器AMP提供的共模电平为VREF/2。
[0030]扬声器300具有两输入端，其一输入端连接在滤波电路160的电感LI和电容C3之间，其另一输入端连接在滤波电路160电感L2和电容C4之间，从而扬声器300的两输入端接收滤波电路160输出的功放输出音频信号，进而扬声器300将功放输出音频信号转化为音频输出。
[0031]POP噪声抑制电路200具有第一开关电路210、第二开关电路220和延时电路230。第一开关电路210和第二开关电路220均具有输入端、输出端和控制端。在本实施例中，第一开关电路210具有场效应三极管Ml和电阻R5。场效应三极管Ml的栅极为第一开关电路210的控制端。场效应三极管Ml的漏极为第一开关电路210的输入端，且其与全差分放大器AMP的一输出端连接。场效应三极管Ml的源极与电阻R5的一端连接。电阻R5的另一端为第一开关电路210的输出端，且电阻R5的该端连接在第一信号输入电路110的电容Cl和电阻Rl之间。
[0032]第二开关电路220具有场效应三极管M2和电阻R6。场效应三极管M2的栅极为第二开关电路220的控制端。场效应三极管M2的漏极为第二开关电路220的输入端，且其与全差分放大器AMP的另一输出端连接。场效应三极管M2的源极与电阻R6的一端连接。电阻R6的另一端为第二开关电路220输出端，且电阻R6的该端连接在第二信号输入电路120的电容C2和电阻R2之间ο
[0033]请参阅图2和图3，延时电路230具有使能端ENA和控制端CTRL。控制端CTRL根据使能端ENA是否输入信号输出高电平或低电平，从而控制第一开关电路210、第二开关电路220和驱动电路150的导通或关闭。该延时电路230具有一个与门1和若干D触发器。
[0034]与门1具有一使能端ENA、一时钟输入端CLK和一输出端。与门1的使能端ENA为延时电路230的使能端ΕΝΑ。在本发明带POP噪声抑制的D类功放电路上电时，与门1的使能端ENA为高电平；在本发明带POP噪声抑制的D类功放电路掉电时，与门1的使能端ENA为低电平。时钟CLK输入端用于输入时钟信号。
[0035]若干D触发器均具有输入引脚D、时钟引脚CLK、输出端Q和输出端Q非，且该若干D触发器的数量为n+1个，其分别为D触发器DO至Dn，D触发器Dl的时钟引脚CLK连接与门1的输出端，D触发器D2至Dn的时钟引脚CLK分别连接D触发器Dl至Dn-1的输出端Q非，D触发器Dl至Dn的输入引脚D分别连接D触发器Dl至Dn的输出端Q非。D触发器DO的时钟引脚CLK连接D触发器Dn的输出端Q非，D触发器DO的输入引脚D连接电源VREF，D触发器DO的输出端Q非为延时电路230的控制端CTRL，其连接第一驱动管DRVl和第二驱动管DRV2的控制端以及连接场效应三极管Ml和场效应三极管M2的栅极，以控制第一驱动管DRV1、第二驱动管DRV2、场效应三极管Ml和场效应三极管M2的关闭和导通。
[0036]在本发明带POP噪声抑制的D类功放电路上电时，与门1的使能端ENA为高电平，由于D触发器Dl至Dn的分频，在预定延时时间内，D触发器DO的输出端Q非输出高电平，此时，D触发器DO的输出端Q非控制场效应三极管Ml和场效应三极管M2的导通，从而全差分放大器AMP的两输出端分别通过电阻R5和电阻R6对电容Cl和电容C2充电至偏置电压，在本实施例中，偏置电压为全差分放大器AMP的共模电平；同时D触发器DO的输出端Q非控制第一驱动管DRVl和第二驱动管DRV2关闭以阻止POP噪声输出，因此抑制了因电容Cl和电容C2充电至共模电平的时间不同而产生的POP噪声。
[0037]在达到预定延时时间时，D触发器DO的时钟引脚CLK输入的电平由低