具有多个压控振荡器的锁相环电路的制作方法
【专利说明】具有多个压控振荡器的锁相环电路
[0001]本申请是申请日为2009年6月16日、申请号为200910142455.6、发明名称为“具有多个压控振荡器的锁相环电路”的专利申请的分案申请。
技术领域
[0002]本发明涉及集成电路，且更具体地涉及集成电路上的电路，其允许几个压控振荡器中的一个可选择地切换到在电路如锁相环中使用。
【背景技术】
[0003]数字集成电路通常包含模拟电路。例如，一些数字集成电路包含模拟锁相环电路。模拟锁相环电路可用作时钟和数据恢复电路或其他电路的一部分。
[0004]在某些类型的电路中，如可编程逻辑电路，逻辑设计者可具有将锁相环电路用于多种潜在应用的选项。例如，根据设计者的需要，锁相环电路可用作同步光纤网(SONET)收发器的一部分或用作千兆比特以太网收发器的一部分。这些电路可具有不同的工作要求。例如，SONET电路可能需要很低的相位噪声，而这可能不是千兆比特以太网或其他基于不严格应用的电路的要求。另一个例子是可调用VCO以提供不同的自由运行频率。
[0005]锁相环电路可包含压控振荡器。在压控振荡器中，功耗和相位噪声之间一般有折衷。注意，与在PLL(锁相环)环境中VCO(压控振荡器)相关的功耗一般是固定量。因此，设计具有严格的低相位噪声、消耗相当多功率的PLL对于不严格要求相位噪声的应用则是浪费。相反，如果VCO设计为低功率器件，在更严格的应用中它可能不满足相位噪声要求。下面是一个例子。
[0006]当收发器如SONET收发器要求低相位噪声，可能必须为该收发器使用消耗相当大量功率的锁相环和压控振荡器设计。然而当收发器如千兆比特以太网收发器不要求同样的低相位噪声时，使用消耗较少功率的压控振荡器和锁相环设计可节省功率。
[0007]为了使功耗最小，同时满足所需的性能水平，常规的集成电路有时使用具有多个锁相环的布置，每个具有相应最优的压控振荡器。这种类型的布置使得可以用适当定制的锁相环电路操作集成电路，但是导致重复且因此消耗了大量的电路面积。
[0008]因此需要提供改进的方法，以在集成电路上实现振荡器电路。
【发明内容】
[0009]根据本发明，提供了可配置压控振荡器电路。可配置压控振荡器电路可由并联的多个压控振荡器形成。切换电路可用于将所需的压控振荡器之一切换为使用。这个布置允许提供多个压控振荡器，其中每一个为潜在的不同应用而优化(例如，不同频率、噪声水平、功耗水平等)。
[0010]可配置压控振荡器电路可用在任何适合的电路中。例如，可配置压控振荡器电路可用在可配置锁相环中。
[0011]锁相环电路可包括具有缓冲器输出的缓冲器以及具有输入和输出的复用器。锁相环电路可包括并联的多个压控振荡器。每个压控振荡器可被施加于该压控振荡器的控制输入的控制信号所控制。每个压控振荡器的控制输入可连接到缓冲器输出。每个压控振荡器的输出可连接到对应的复用器输入之一。复用器可调节为将所需的其输入之一连接到其输出，因此选择哪个压控振荡器用于操作锁相环。
[0012]断电晶体管可用于禁用不用的压控振荡器以节约功率。断电晶体管和复用器可被来自可编程元件的静态控制信号控制。
[0013]压控振荡器中的一个或多个可使用单独的集成电路实现。单独的集成电路可用穿透芯片的通孔(through-chip via)也称为穿透娃的通孔(through-silicon via) (TSV)连接到锁相环电路的其余部分在其中实现的集成电路。
[0014]在本发明的一方面中，提供一种电路，包括:多个压控振荡器，具有接收共同控制信号的对应的控制输入且具有对应的压控振荡器输出，所述压控振荡器输出产生差分输出信号；多个断电晶体管，其中每个断电晶体管连接在正电源端与对应的所述压控振荡器之一之间；复用器，具有多个差分复用器输入，每个复用器输入连接至所述压控振荡器输出中的对应输出；第一可编程存储元件，供应第一控制信号，其中所述多个断电晶体管中的至少一个断电晶体管接收所述第一控制信号中的一个第一控制信号以断电所述压控振荡器中的对应压控振荡器；以及第二可编程存储元件，供应不同于所述第一控制信号的第二控制信号，其中所述复用器由所述第二控制信号配置。
[0015]在一个实施例中，所述的电路还包括缓冲器，具有供应所述共同控制信号的缓冲器输出。
[0016]在一个实施例中，所述复用器具有复用器输出，以及其中所述缓冲器具有缓冲器输入，所述电路还包括:连接在所述复用器输出和所述缓冲器输入之间的锁相环电路。
[0017]在一个实施例中，所述锁相环电路包括鉴频鉴相器。
[0018]在一个实施例中，所述锁相环电路包括从所述鉴频鉴相器接收控制信号的电荷栗O
[0019]在一个实施例中，所述锁相环电路包括环路滤波器，所述环路滤波器从所述电荷栗接收输出电流以及具有连接到所述缓冲器输入的环路滤波器输出。
[0020]在一个实施例中，所述的电路还包括从所述复用器输出向所述鉴频鉴相器提供信号的反馈路径。
[0021]在一个实施例中，每个所述差分复用器输入包括一对差分输入线，其中所述复用器包括多个差分输入电路，每个差分输入电路具有带一对相应栅极的一对晶体管，以及其中每个差分输入电路中的所述栅极对连接到一对所述差分输入线并且接收来自所述多个压控振荡器之一的差分输出信号之一。
[0022]在一个实施例中，所述缓冲器包括单位增益缓冲器，它具有接收带隙基准电压的晶体管形成的电流源。
[0023]在一个实施例中，每个所述压控振荡器包括具有连接到所述缓冲器输出的控制输入的可调电容器。
[0024]在一个实施例中，所述的电路，还包括:环路滤波器；以及缓冲器，具有供应共同控制信号以及将与所述多个压控振荡器相关的电容与所述环路滤波器隔离的缓冲器输出。
[0025]在本发明的另一方面中，提供一种控制包括多个压控振荡器的电路的方法，每个压控振荡器连接到共同的缓冲器的输出以及每个压控振荡器具有通过差分输出信号至复用器的对应差分输入级的输出，其中所述复用器具有复用器输出，包括:将控制信号施加于所述复用器，指示所述复用器将信号从对应差分输入级中的给定差分输入级路由到所述复用器输出作为单端信号，其中使用对应的不同可编程元件来选择性断电所述复用器的每个所述差分输入级；以及
[0026]当在锁相环中操作所述所选的压控振荡器之一时，对除了所述所选的压控振荡器之一以外的所述压控振荡器中的至少一个断电以节约功率。
[0027]在一个实施例中，所述压控振荡器中至少指定的一个位于与包含所述共同缓冲器的集成电路分离的集成电路上，所述方法还包括:利用包含所述共同缓冲器的所述集成电路中穿透芯片的通孔向所述指定的压控振荡器之一路由信号或路由来自所述指定的压控振荡器之一的信号。
[0028]通过附图和优选实施例的下列详细说明，本发明的其他特征、本质和各种优点将更明显。
【附图说明】
[0029]图1所示为常规锁相环。
[0030]图2所示为包含多个锁相环的常规集成电路。
[0031]图3所示为根据本发明的一个实施例，包含可配置压控振荡器电路的集成电路。
[0032]图4所示为根据本发明的一个实施例，包含可配置压控振荡器电路的锁相环。
[0033]图5所示为根据本发明的一个实施例，可用于向图4所示类型的锁相环中的多个并联的压控振荡器馈送控制信号的示例缓冲器。
[0034]图6所示为根据本发明的一个实施例，可用于将所需的压控振荡器切换到在锁相环中使用的示例复用器。
[0035]图7所示为根据本发明的一个实施例的示例系统，其中使用外部集成电路提供用于可调锁相环的一个或多个压控振荡器。
[0036]图8所示为根据本发明的一个实施例，图7所示类型的示例系统的截面侧视图。
【具体实施方式】
[0037]本发明涉及包含振荡器电路的集成电路。振荡器电路可以是锁相环电路中的压控振荡器电路或其他合适的电路。振荡器、锁相环电路和其他合适的电路可实现在一个或多个集成电路上。集成电路可以是，例如，存储器芯片、数字信号处理电路、微处理器、专用集成电路、可编程逻辑器件集成电路、模数转换器电路、通信电路、收发器电路或可使用压控振荡器和锁相环的任何其他合适的集成电路。而锁相环可用在时钟和数据恢复电路、时钟合成器电路或任何其他合适的电路中。
[0038]图1示出了常规的锁相环电路30。锁相环30包括鉴频鉴相器36、电荷栗42、环路滤波器46、压控振荡器50和分频器56。在这个例子中，锁相环30锁定到输入信号IN，如线32上的基准时钟，且提供相应的输出信号0UT，如线52上的恢复时钟。
[0039]鉴频鉴相器36对提供给输入32的输入信号IN与在输入34接收的来自反馈路径60