一种多功能的抗辐照的串并转换装置的制造方法
【技术领域】
[0001]本发明属于串并转换技术领域，具体涉及一种多功能的抗辐照的串并转换装置。
【背景技术】
[0002]串并转换电子设备更易受到瞬态干扰，因此在串并转换电子系统的设计过程中不仅要考虑辐射总剂量的影响同时也要研究高能粒子引起的单粒子现象，由此就引入了抗辐照的措施。在引入了抗辐照的措施下，必然会增加部件的设置，另外随着集成度的提高，串转并电路的小型化趋势也越来越高，这样不可避免的就会使得串转并电路的温度升高，从而影响设备的正常运行，故而就需要让串转并电路周围环境的空气保持流动，时时带走串转并电路的热量，但是由于空气中往往带有大量的杂质颗粒物，这些杂质颗粒物往往会附着在串转并电路中，这样也会对串转并电路的性能带来不好的影响。另外现有的清除杂质颗粒物的装置在移除杂质颗粒物时往往移除难度大。
【发明内容】
[0003]本发明的目的提供一种多功能的抗辐照的串并转换装置，第一中空罩体与第二中空罩体之间构成颗粒杂质通路，所述的第一中空罩体的反渗透膜与出风口间构成干净气流通路，所述的反渗透膜的端面是能够让颗粒杂质于外向力驱使下由反渗透膜上分离的拱形面或者减缩形状的表面。这样的结构避免了现有技术的杂质颗粒物往往会附着在串转并电路中而会对串转并电路的性能带来不好的影响、现有的清除杂质颗粒物的装置在移除杂质颗粒物时往往移除难度大的缺陷。
[0004]为了克服现有技术中的不足，本发明提供了一种多功能的抗辐照的串并转换装置的解决方案，具体如下:
一种多功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中，所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体108与安装在第一中空罩体108中的第二中空罩体109，所述的第一中空罩体108中安装有马达1010，所述的马达1010的马达轴上安装着第一进气扇102，所述的第一中空罩体108的一头是入风口，所述的第一中空罩体108的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体106，所述的第二中空罩体109的一头是入风口，另外所述的第二中空罩体109的入风口位置套绕着反渗透膜103，所述的第二中空罩体109上还设有出风口，所述的出风口透过所述的第一中空罩体108，另外所述的第二中空罩体109中安装着为马达1010启动的第二进气扇107，所述的第二进气扇107与反渗透膜103都安装于马达1010的马达轴上，另外第二进气扇107设置在马达102与反渗透膜103间，所述的串并转换电路安装在第二中空罩体109内；所述的第一中空罩体108与第二中空罩体109之间构成颗粒杂质通路105，所述的第一中空罩体108的反渗透膜103与出风口间构成干净气流通路104，所述的反渗透膜103的端面是能够让颗粒杂质于外向力驱使下由反渗透膜103上分离的拱形面或者减缩形状的表面。
[0005]所述的环形栅能够被Poly包源漏直栅代替。
[0006]所述的串并转换电路包括TTL接口 101，所述的TTL接口 101带有时钟信号引脚、第一控制信号SEL引脚以及TTL信号的数据DATA的输入引脚，所述的TTL接口 101同26bit的串行移位寄存器2相连接，所述的26bit的串行移位寄存器2同26bit的数据锁存器3相连接，所述的26bit的串行移位寄存器2包括依次顺序相连的2位移位寄存器4、第一 12位移位寄存器5和第二 12位移位寄存器6，而26bit的数据锁存器3包括依次顺序相连的2位数据锁存器7、第一 12位数据锁存器8和第二 12位数据锁存器9，所述的26bit的串行移位寄存器2受第二控制信号DARY的控制，所述的2位移位寄存器4、第一 12位移位寄存器5和第二 12位移位寄存器6分别同2位数据锁存器7、第一 12位数据锁存器8和第二12位数据锁存器9相连接，所述的、第一 12位数据锁存器8和第二 12位数据锁存器9还同12bit的2选I选择器10相连接，所述的12bit的2选I选择器10受第三控制信号T_R的控制，所述的12bit的2选I选择器10还同差分驱动器11相连接，另外所述的2位数据锁存器7还通过与门12同差分驱动器11相连接。
[0007]所述的串并转换电路将输入的0V~5V串行数据经过TTL接口 101，转换为并行数据，再通过差分驱动器11电压转换，输出0V~-5V的互补信号，具体说来如下:
第一控制信号SEL用于控制数据接收或者数据保持，即SEL为高电平时，电路处于数据保持状态，不接收新的数据；SEL为低电平时，电路处于数据接收状态，在时钟信号CLK的下降沿接收TTL信号的数据DATA的输入引脚的数据，串行移位寄存器进行相应的移位操作；在第二控制信号DARY的上升沿，将串行移位寄存器内的数据加载到数据锁存器中，电路输出新的数据；
第三控制信号T_R用于选择输出发射和接收状态的转换控制信号:T_R为高电平时，选择输出第一 12位数据锁存器8中的A1~A12数据；T_R为低电平时，选择输出第二 12位数据锁存器9中的B1~B12数据；输出信号包括有S1~S12，rf_swl, rf_sw2，而S1~S12，rf_swl,rf_sw2都是经过电压转换后的_5V~0V信号，每个输出由一组互补信号组成，，即SI信号由SlM和SU-]组成…；其中S1~S12的[+]信号与C1~C12同相，S1-S12的[-]信号则是反相位，即Cl为高电平，则S1[+]=0V，S1[-]= -5V*"，rf_SWl是T_R信号对应的互补信号输出；rf_sw2是串行数据的第一位STO数据，第二位STl数据经过与门后的互补信号输出，STO和STl是对应的串行输入信号的第一位信号T0，第二位信号Tl的正常电压驱动输出。
[0008]所述的串并转换电路为正向设计，工艺上采用晶园1.2um SPDM N+衬底N-外延的P阱CMOS工艺，电路工作电压为±5V，即采用晶园1.2um SPDM N-衬底的P阱CMOS工艺，串并转换电路的PCM器件静态耐压为N_BVd=13V，P_BVd=14V，PMOS管的动态耐压到12V ；
外延层厚度的选取采用常规的N+衬底N-外；
而在版图上对所有的MOS器件进行了抗辐照的构造，即所有MOS器件采用环形栅或者Poly包源漏直栅结构，且由于采用环形栅，故内部的所有MOS器件的W增大，L仍采用1.2um，典型尺寸设计如下:
NMOS典型尺寸为24u/l.2um，PMOS典型尺寸为50u/l.2um。
[0009]所述的马达1010安装于第一中空罩体108内。
[0010]本发明反渗透膜103的端面是能够让颗粒杂质于外向力驱使下由反渗透膜103上分离的拱形面或者减缩形状的表面；这样更能让颗粒杂质在外向力驱使下由反渗透膜103 上分离。
【附图说明】
[0011 ] 图1为本发明的电路连接示意图。
[0012]图2为本发明的清除杂质部件的结构示意图。
[0013]图3为本发明的部分剖视图。
【具体实施方式】
[0014]下面结合附图对
【发明内容】
作进一步说明:
参照图1、图2、图3所示，多功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中，所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体108与安装在第一中空罩体108中的第二中空罩体109，所述的第一中空罩体108中安装有马达1010，所述的马达1010的马达轴上安装着第一进气扇102，所述的第一中空罩体108的一头是入风口，所述的第一中空罩体108的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体106，所述的第二中空罩体109的一头是入风口，另外所述的第二中空罩体109的入风口位置套绕着反渗透膜103，所述的第二中空罩体109上还设有出风口，所述的出风口透过所述的第一中空罩体108，另外所述的第二中空罩体109中安装着为马达1010启动的第二进气扇107，所述的第二进气扇107与反渗透膜103都安装于马达1010的马达轴上，另外第二进气扇107设置在马达102与反渗透膜103间，所述的串并转换电路安装在第二中空罩体109内。
[0015]所述的第一中空罩体108与第二中空罩体109之间构成颗粒杂质通路105，所述的第一中空罩体108的反渗透膜103与出风口间构成干净气流通路104，所述的第二进气扇107为马达1010启动而转动，第二进气扇107在转动期间把带有颗粒杂质的气流经由反渗透膜103吸进干净气流通路104内，反渗透膜103把颗粒杂质阻隔于干净气流通路104外部，颗粒杂质于转动的反渗透膜103所产生的外向力所驱使而由反渗透膜103上分离，由此让颗粒杂质由反渗透I旲103上分尚，而于颗粒杂质通路105中被导出清除杂质设备的外部，无法混入干净气流通路104中，由此实现了清除颗粒杂质的作用。
[0016]所述的环形栅能够被Poly包源漏直栅代替。
[0017]所述的串并转换电路包括TTL接口 101，所述的TTL接口 101带有时钟信号引脚、第一控制信号SEL引脚以及TTL信号的数据DATA的输入引脚，所述的TTL接口 101同26bit的串行移位寄存器2相连接，所述的26bit的串行移位寄存器2同26bit的数据锁存器3相连接，所述的26bit的串行移位寄存器2包括依次顺序相连的2位移位寄存器4、第一 12位移位寄存器5和第二 12位移位寄存器6，而26bit的数据锁存器3包括依次顺序相连的2位数据锁存器7、第一 12位数据锁存器8和第二 12位数据锁存器9，所述的26bit的串行移位寄存器2受第二控制信号DARY的控制，所述的2位移位寄存器4、第一 12位移位寄存器5和第二 12位移位寄存器6分别同2位数据锁存器7、第一 12位数据锁存器8和第二12位数据锁存器9相连接，所述的、第一 12位数据锁存器8和第二 12位数据锁存器9还同12bit的2选I选择器10相连接，所述