一种调制电路和调制方法
【技术领域】
[0001]本发明涉及调制电路和调制方法。更特别地，本发明涉及一种针对Δ-Σ调制器(Delta-Sigma Modulators，DSM)使用数字额外回路延迟(Excess Loop Delay，ELD)补偿的调制电路和调制方法。
【背景技术】
[0002]通常，Δ-Σ调制器(Delta-Sigma Modulators，DSMs)广泛用于音频领域中。随着半导体制造技术的发展，数字电路具有尺寸越来越小和能耗越来越低得优点。然而，模拟电路的尺寸仍然受严格的设计考虑的限制，如闪烁噪声、器件匹配以及额外的布局规则。此夕卜，在DSM中，第一阶段之后的阶段(如第二阶段和第三阶段)以及量化器占用的电路面积大。
[0003]因此，当需要减少电路面积时，可以将模拟电路替换为等效的数字电路。然而，当通过数字电路实现第一阶段之后的阶段时，需要无延迟的立即反馈(feedbackimmediately without delay)。同时，也需要大的闪型量化器(flash quantizer)。此外，当使用额外回路延迟补偿时，并不能用于补偿任意编码位或任意增益值的信号延迟。
[0004]因此，本领域有必要解决降低电路面积、减少反馈延迟或额外回路延迟补偿的相关问题。
【发明内容】
[0005]有鉴于此，本发明的目的之一在于提供一种调制电路和调制方法，以解决上述问题。
[0006]本发明提供一种调制电路，包括数字量化器和补偿电路，其中，数字量化器用于接收和截断数字量化输入信号以产生数字量化输出信号；补偿电路耦接于所述数字量化器，用于补偿该调制电路的时间延迟以及产生补偿输出信号，其中，所述数字量化输入信号是通过从为数字积分输出信号中减去所述补偿输出信号所产生的，以在截断所述数字量化输入信号之前补偿所述时间延迟。
[0007]本发明提供一种调制电路，包括模拟量化器和处理电路，模拟量化器用于接收第一输入信号以产生第一数字量化输入信号以及接收第二输入信号以产生第二数字量化输入信号，其中，所述第一输入信号和所述第二输入信号在不同的通道中产生；处理电路耦接于所述模拟量化器，用于补偿该调制电路的时间延迟，以及在补偿所述时间延迟之后截断所述第一数字量化输入信号以产生第一截断信号，以及在补偿所述时间延迟之后截断所述第二数字量化输入信号以产生第二截断信号。
[0008]本发明提供一种调制方法，包括:
[0009]接收数字量化输出信号并根据所述数字量化输出信号产生补偿输出信号，所述补偿输出信号用于补偿调制电路的时间延迟；
[0010]从数字积分输出信号中减去所述补偿输出信号产生数字量化输入信号，以补偿所述调制电路的时间延迟；
[0011]截断和数字量化所述数字量化输入信号以产生所述数字量化输出信号，其中，所述时间延迟的补偿在截断和数字量化所述数字量化输入信号之前执行。
[0012]本发明通过从数字积分输出信号中减去补偿电路所产生的补偿输出信号，产生数字量化输入信号，使得数字量化器截断该数字量化输入信号之前，补偿电路已对调制电路的时间延迟进行了补偿。因此，本发明可适用于任意编码位或任意增益值的时延补偿。
【附图说明】
[0013]图1A是本发明提供的一种调制电路的示意图；
[0014]图1B是本发明提供的一种调制电路的另一不意图；
[0015]图1C是本发明提供的一种调制电路的另一示意图；
[0016]图2是本发明提供的一种用于多通道的调制电路的示意图；
[0017]图3是本发明提供的一种说明调制电路性能的频谱图；
[0018]图4是本发明提供的一种调制方法的流程示意图。
【具体实施方式】
[0019]以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征，并非用来限制本发明的范畴。在通篇说明书及以下权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
[0020]其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
[0021]图1A是本发明提供的一种调制电路100的不意图。例如，调制电路100为首频应用中使用的Δ- Σ调制器(delta-sigma modulator, DSM，又称作三角积分调制器)。在一个实施例中，调制电路100包括模拟阶段(analog stage) 100A和数字阶段(digitalstage) 100B。模拟阶段100A包括加法器110A，模拟积分器120，模拟量化器122和数模转换器124。此外，数字阶段100B包括加法器100C，数字积分器150，数字量化器152和补偿电路154。具体的，加法器110A(第二加法器)用于从信号SIN(输入信号，为方面描述，将信号SIN称作“第一模拟输入信号”)中减去信号SlO (模拟输出信号)，以产生信号S2 (第二模拟输入信号)。应当指出的是，图1A仅示出了调制电路100中的一个通道(channel)。因此，信号SIN可以是左声道(left channel)的音频信号或右声道(right channel)的音频信号，具体的，本发明实施例不做限制。
[0022]在一个实施例中，模拟积分器120设于模拟阶段100A中且与加法器110A连接，用于接收信号S2并对信号S2进行积分，以产生信号S3 (模拟量化输入信号)。随后，模拟量化器122设于模拟阶段10A中且与模拟积分器120连接，其中，模拟量化器122在时钟信号CK的触发下对信号S3 (模拟量化输入信号)进行采样、转换和量化以产生信号S4(数字输入信号，作为数字阶段100B的输入)。模拟量化器122在时钟信号CK的下降沿对信号S3进行数字化或量化。例如，模拟量化器122可以是模数转换器。更具体的，模拟量化器122可以是6位异步逐次逼近寄存器模数转换器(6_bit asynchronous successive approximat1nregister(ASAR)analog-to-digital converter)。
[0023]应当指出的是，实际处理中，模拟量化器122在将模拟量化输入信号S3转换为数字输入信号S4的过程中，会存在量化噪声SN1，本实施例中，可以通过模拟积分器120抑制量化噪声SN1。此外，调制电路100还可以包括设于数字阶段100B中的数字积分器150，用于接收信号S4并对信号S4进行积分以产生信号S6 (数字积分输出信号)。例如，数字积分器150可以是数字低通滤波器(digital low-pass filter)。此外，加法器IlOC (第一加法器)设于数字阶段100B中且连接在数字积分器150和数字量化器152之间。加法器110C从信号S6中减去信号S9 (补偿输出信号)以输出信号S7 (数字量化输入信号)至数字量化器152。其中，信号S9为补偿电路154输出的补偿输出信号。
[0024]在一个实施例中，数字量化器152设于数字阶段100B中，用于接收信号S7并把信号S7截断以产生信号S8 (数字量化输出信号，该数字量化输出信号可以作为调制电路的输出)。此外，如图1A所示，补偿电路154设于数字阶段100B内且连接至加法器110C和数字量化器152，其中，补偿电路154被时钟信号CK触发。例如，可以通过D型触发器(D_typeflip flop，DFF)和数字乘法器(digital multiplier)实现补偿电路154。补偿电路154用于补偿调制电路100的时间延迟以及根据信号S8产生信号S9。更具体地，模拟量化器122对信号S3进行采样和量化需花费时间，以及将信号S8反馈至模拟阶段100A也需要花费时间。因此，调制电路100将存在时间延迟，正因为如此，补偿电路154执行的数字额外回路延迟补偿可以用来补偿该时间延迟。应当指出的是，由