lt;Vj,另外，频率Fi、門为Fi<門。
[0024] 此处，若假设警报因素UV、0C、0H、OV均未产生，则数字数据D1、D2、D3、D4的逻辑 值分别变为"L"、"L"、"L"、"L"，因此D/A转换器5输出图2(C)所示的电压V0,S/H电路6 也输出该电压V0。因此，VC07产生如图2(d)所示的频率FO的脉冲信号OSC并输出至与电 路8。然而，由于锁存定时器2未启动，因此信号TM为"L"电平。因此，与电路8的输出信 号G变为"L"，其结果是，输出晶体管3截止，从输出端子巧输出"H"电平的警报信号ALM。 因此，未图示的控制电路基于警报信号ALM为"H"电平，判断警报因素UV、0C、0H、OV均未 产生，根据需要控制IPM内部或使用了IPM的系统。
[00对接着，若假设产生了警报因素UV、0C、0H、OV内的任一个，则从与该产生的警报因 素相对应的检测电路输出如图2(a)所示那样的"H"电平的检测信号。 此处，若假设产生的警报因素例如为UV，则数字数据Dl、D2、D3、D4的逻辑值变为"H"、 aT，，aT，，aT，， L、L、Lo 该情况下，D/A转换器5在该数据持续期间输出图2(C)所示的电压VI，因此S/H电路 6也输出该电压VI，其结果是，从VC07输出图2(d)所示频率Fl的脉冲信号0SC。另一方 面，伴随着警报因素UV的产生，锁存定时器2启动，因此从该锁存定时器2输出图2化）所 示的"H"电平的信号TM。
[0026] 上述信号OSC及TM被输入至与电路8,因此在数字数据Dl、D2、D3、D4的逻辑值变 为"H"、"L"、"L"、"L"的期间，从该与电路8输出图2(e)所示频率Fl的脉冲信号G。其结 果是，输出晶体管3在频率Fl下进行切换动作，从输出端子巧输出图2 (f)所示的频率Fl 的警报信号ALM。因此，未图示的控制电路基于警报信号ALM的频率Fl与上述表之间的关 系来判断警报因素UV产生与否，执行用于去除该因素的处理，并根据需要来控制IPM内部 或使用了IPM的系统。 此外，若警报因素解除而数字数据D1、D2、D3、D4的逻辑值变为"1/'、"1/'、"1/'、"1/'，贝11 在该时刻，信号TM为"H"，在该情况下，从与电路8输出频率FO的脉冲信号G，警报信号ALM 的频率变为F0。由于警报信号ALM的频率变为F0,因此，未图示的控制电路判断为警报因 素被解除。 即使产生了其他警报因素0C、0H、OV中的任一个，也执行基于上述内容的动作。
[0027] 此处，对产生了某一个警报因素期间又产生了另一个警报因素的情况进行说明。 例如，在产生了警报因素UV期间，又产生了警报因素OC的情况下，数字数据D1、D2、D3、 D4的逻辑值变为"H"、"H"、"L"、"L"，因此D/A转换器5的输出电压及S/H电路6的输出电 压变为V3,从而从VC07输出频率F3的脉冲信号0SC。随之，从与电路8输出频率F3的脉 冲信号G，因此从输出端子巧输出频率F3的警报信号ALM。因此，未图示的控制电路基于 警报信号ALM的频率F3与上述表之间的关系判断为警报因素UV、0C同时产生，执行用于去 除该因素的处理，并根据需要通过显示单元来显示该判断结果。
[0028] 即使在产生了两个警报因素的期间，又产生了其他一个或两个警报因素的情况 下，也执行基于上述内容的动作。 也就是说，例如，在产生了警报因素UV、OC期间，又产生了警报因素OH的情况下，数字 数据Dl、D2、D3、D4的逻辑值变为"H"、"H"、"H"、"L"，因此D/A转换器5的输出电压及S/ H电路6的输出电压变为V7,从而从VC07输出频率巧的脉冲信号0SC。随之，从与电路8 输出频率巧的脉冲信号G，因此从输出端子巧输出频率巧的警报信号ALM。
[0029] 另外，例如，在产生了警报因素UV、OC期间，又产生了警报因素地、OV的情况下，数 字数据Dl、D2、D3、D4的逻辑值变为"H"、"H"、"H"、"H"，因此D/A转换器5的输出电压及 S/H电路6的输出电压变为V15,从而从VC07输出频率F15的脉冲信号0SC。随之，从与电 路8输出频率F15的脉冲信号G，因此从输出端子巧输出频率F15的警报信号ALM。
[0030] 接着，利用图3来说明选择了"优先模式"的情况下的动作，即、"H"电平的模式选 择信号输入至上述端子T7的情况的动作，其中，所述"优先模式"使最开始产生的警报因素 优先。 例如，在产生了警报因素UV的情况下，如上所述，D/A转换器5输出电压VI，并且，锁存 定时器2被启动。在锁存定时器2启动的情况下，从该锁存定时器2输出的"H"电平的信 号TM输入至与电路9的一个输入端子。此时，上述"H"电平的模式选择信号输入至该与电 路9的另一个输入端子，因此伴随着上述锁存定时器2启动，从与电路9输出与信号TM同 步的巧"电平的采样/保持信号甜S。S/H电路6通过该巧"电平的采样/保持信号甜S来 保持D/A转换器5的输出电压VI，因此，从VC07输出频率Fl的脉冲信号OSC，其结果是，从 输出端子巧输出频率Fl的ALM信号。
[0031] 此处，若在锁存定时器2计时结束之前，产生了其他警报因素、例如警报因素0C， 则该情况下，D/A转换器5的输出电压变为V3。然而，此时，由于S/H电路6维持保持状态， 也就是说持续输出电压VI，因此直到锁存定时器2变为关为止的期间，频率Fl的ALM信号 持续从输出端子巧输出。此外，即使在锁存定时器2计时结束之前，产生了警报因素0C、 OH或0C、0H、OV的情况下，同样从输出端子巧持续输出频率Fl的ALM信号。
[0032] 由此，在选择了 "优先模式"时，使最开始产生的警报因素（在上述示例中为警报 因素UV)优先，换言之，忽略之后产生的警报因素。此外，在锁存定时器2变为关的时刻W 后，使之后第一个产生的警报因素优先。 此外，从上述说明可知，"优先模式"、"非优先模式"的选择表示对S/H电路6输入、不 输入采样/保持信号的选择，通过对与电路9输入模式选择信号来执行该选择。
[0033] 上述实施方式中，将四比特的数字数据Dl~D4输入D/A转换器5,但也可W利用 解码器来对该数字数据D1~D4进行解码后，将其输入至D/A转换器5。当然，该情况下，作 为D/A转换器5,使用能输入经解码后的数字数据的结构的D/A转换器。
[0034] 根据上述实施方式所设及的警报输出电路，在产生了多个警报因素UV、0C、0H、OV内的任一个的情况下，输出与该产生的警报因素相对应的频率的警报信号ALM。因此，接收 该警报信号ALM的控制电路侧基于该警报信号ALM的频率来对产生了哪种警报因素进行识 另IJ，从而能进行适于该因素的控制（保护、恢复等）。
[0035] 也就是说，例如在产生了警报因素OH的情况下，希望在包含IPM的系统整体的过 热状态缓解之后，恢复系统的动作，然而，在上述情况下，能选择如下控制：即、比产生了其 他警报因素的情况更长时间地持续动作停止状态，之后恢复系统的动作。 另外，在基于过负载而产生了警报因素OC的情况下，利用保护电路来执行自关闭处 理，而在该处理之后，再次启动IGBT等功率器件的切换控制时，能选择如下控制：即、减少 PWM控制中的该功率器件的导通期间，从而减少流过该功率器件的平均电流。 此外，在产生了警报因素UV、警报因素OV的情况下，怀疑提供至系统内的IPM的电源电 压发生变动，因此选择如下控制：在产生警报因素UV时使电源电压在升压方向上变化，在 产生警报因素OV时使电源电压在降压方向上变化。
[0036] 本实施方式所设及的警报输出电路在上述优点的基础上，还能获得如下优点：能 基于从一个输出端子巧输出的警报信号ALM应对同时产生多个警报因素的情况。 标号说明
[0037] 1或电路 2锁存定时器 3输出晶体管 4电阻 5数字/模拟转换器 6采样/保持电路 7电压控制振荡器 8与电路 9与电路
【主权项】
1. 一种警报输出电路，分别将智能功率模块中的多个警报因素的有无产生作为逻辑值 来进行输入，并基于该逻辑值来通知外部所述报警因素的产生，该警报输出电路的特征在 于，包括： 数字/模拟转换器，该数字/模拟转换器中输入由与各所述警报因素有关的逻辑值构 成的数字数据，并输出与该数字数据相对应的电压；以及 电压控制振荡器，该电压控制振荡器输出与所述数字/模拟转换器的输出电压相对应 的频率的信号。2. 如权利要求1所述的警报输出电路，其特征在于，还包括： 锁存定时器，该锁存定时器在产生了所述警报因素中的任一个时被启动；以及 求出所述电压控制振荡器的输出信号与表示所述锁存定时器正在工作中的信号的逻 辑与的电路。3. 如权利要求1或2所述的警报输出电路，其特征在于， 还包括采样/保持电路，该采样/保持电路根据采样/保持信号使所述数字/模拟转 换器的输出电压通过或保持， 所述电压控制振荡器输出与所述采样/保持电路的输出电压相对应的频率的信号。4. 如权利要求3所述的警报输出电路，其特征在于， 将表示所述锁存定时器正在工作中的信号与选择是否对所述采样/保持电路输入所 述采样/保持信号的选择信号的逻辑与作为所述采样/保持电路的所述采样/保持信号。
【专利摘要】本发明提供一种警报输出电路，其能基于从一个输出端子输出的警报信号来应对同时产生多个警报因素的情况。该警报输出电路通知外部在智能功率模块中产生了警报因素(UV、OC、OH、OV)。数字/模拟转换器(5)中输入表示有无产生各警报因素(UV、OC、OH、OV)的数字数据，并输出对应的电压。电压控制振荡器(VCO)输出与数字/模拟转换器(5)的输出电压(V)相对应的频率的信号。
【IPC分类】H03K17/18
【公开号】CN105191134
【申请号】CN201480013683
【发明人】簑谷由成
【申请人】富士电机株式会社
【公开日】2015年12月23日
【申请日】2014年6月4日
【公告号】DE112014000882T5, US20160005297, WO2015001898A1