一种参考时钟检测电路及其方法
【技术领域】
[0001] 本发明涉及无线通信射频模拟芯片的信号检测技术领域，尤其涉及一种参考时钟 信号及其方法。
【背景技术】
[0002] 无线通信、导航应用中射频模拟芯片大多需要外部晶振提供一个相对精确的参考 时钟信号，用以实现内部的各种功能（例如：作为片内频率综合器的参考时钟、作为内部模 数转换器的采样时钟、作为内部SPI模块的参考时钟等）。
[0003] 目前的无线通信射频模拟芯片中，对片外晶振信号的处理基本上都是通过片外电 容交流耦合到芯片内部，再通过时钟信号缓冲器分配给芯片内部各功能模块。对于很多噪 声要求高的模块，时钟信号缓冲器必须保证信号经过缓冲器后，噪声特性不能有明显的恶 化。因此，为了满足时钟缓冲器的噪声要求，导致大多数时钟信号缓冲器增益较大，对电源 和地上的噪声抑制不够。这样，当没有片外晶振信号输入时（晶振上电慢或者突然掉电）， 会将电源或地上的噪声放大输出为错误频率的时钟信号，从而导致内部电路的误操作。因 此为了避免时钟信号缓冲器在没有晶振信号输入的情况下输出错误频率的信号从而导致 芯片内部模块误操作，需要引入峰值检测电路以确保在晶振输入信号幅度达到要求时使能 时钟信号缓冲器。
[0004] 然而，传统的峰值检测电路一般占用较多的芯片资源（包括晶体管数量、芯片面 积、静态功耗等）。具体地，如图1所示，传统峰值检测电路中包含了一个用于比较输入电压 Vin和存储在电容器14上的电压Vh的模拟比较器12,电容器14耦合到峰值检测电路的输 出端OUT。为了保证输出电压的平滑，一般需要多级低通滤波器对其进行滤波，而且需要对 其输出电压进行比较判断，这就意味着需要增加参考电压产生电路、比较器电路等辅助电 路。
【发明内容】
[0005] 本发明所要解决的技术问题是：提供一种参考时钟检测电路及其方法，其可确保 在参考时钟信号的幅度达到要求时才使能（打开）芯片内部的时钟信号缓冲器，从而避免 内部误操作，且该检测电路结构简单，占用的芯片资源极少。
[0006] 为解决上述技术问题，本发明采用的技术方案如下：
[0007] 提供一种参考时钟检测电路，包括依次相互连接的偏置电压产生模块、检测模块、 缓冲输出模块及沿检测模块，参考时钟信号耦合于检测模块的输入端，偏置电压产生模块、 检测模块及缓冲输出模块均为CMOS反相器。
[0008] 与现有技术相比，由于本发明的参考时钟检测电路包括偏置电压产生模块、检测 模块、缓冲输出模块及沿检测模块，且偏置电压产生模块、检测模块及缓冲输出模块均为 CMOS反相器；即本发明利用了两个CMOS反相器的电压阈值之差检测信号幅度的原理，具体 地，当参考时钟信号（输入信号）的幅度小于偏置电压产生模块和检测模块的电压阈值之 差时，检测模块的反相器输出保持低电平，缓冲输出模块的反相器输出保持高电平，沿检测 模块未检测到输入信号的翻转而输出保持低电平，表不此时没有参考时钟信号输入，不会 打开芯片内部的时钟信号缓冲器；而当参考时钟信号（输入信号）的幅度大于偏置电压产 生模块和检测模块的电压阈值之差时，检测模块的反相器经过缓冲输出模块整形后输出方 波信号，沿检测模块检测到输入信号的翻转而输出保持高电平，表示此时有参考时钟信号 输入，打开芯片内部的时钟信号缓冲器。也就是说，本发明利用参考时钟检测电路实现了对 是否有参考时钟信号输入芯片内部的检测，并根据检测结果打开或关闭时钟信号缓冲器， 避免了内部误操作，且该检测电路是利用CMOS反相器实现的，电路结构简单，占用了极少 的芯片资源（版图面积小、工作电流小）。
[0009] 具体地，偏置电压产生模块具有电压阈值VM1，检测模块具有电压阈值VM2，缓冲输 出模块具有电压阈值VM3，且VM1大于VM2,VM3大于VM1。
[0010] 具体地，偏置电压产生模块中的反相器的输入端与输出端短接以产生一等于电压 阈值vM1的偏置电压。
[0011] 具体地，偏置电压通过一电阻连接至检测模块的反相器的输入端。
[0012] 具体地，沿检测模块用于检测缓冲输出模块所输出的输出信号的沿，在检测到沿 到来时输出高电平信号。若所述沿检测模块输出电平为高，则表示有参考时钟输入幅；反 之，表不没有参考时钟输入。
[0013] 较佳地，预设时长大于参考时钟信号的周期。
[0014] 较佳地，参考时钟信号通过一电容交流耦合于检测模块的输入端。
[0015] 相应地，本发明还提供了参考时钟信号的检测方法，用于无线通信射频模拟芯片 中，芯片包括时钟信号缓冲器。其中，该方法包括采用如前所述的电路检测是否有参考时钟 信号输入，并根据判断结果打开或关闭时钟信号缓冲器。与现有技术相比，本发明的方法利 用了两个CMOS反相器的电压阈值之差检测信号幅度的原理，检测是否有参考时钟信号输 入芯片内部，并根据检测结果打开或关闭时钟信号缓冲器，避免了内部误操作，且该方法简 单易实现，同时具有良好的可靠性。
[0016] 通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明 的实施例。
【附图说明】
[0017] 图1为现有技术中峰值检测电路图。
[0018] 图2为本发明参考时钟检测电路所涉及的CMOS反相器的电路图。
[0019] 图3为本发明参考时钟检测电路的具体实现电路图。
【具体实施方式】
[0020] 现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。
[0021] 本发明提供了一种参考时钟信号的检测方法，用于无线通信射频模拟芯片中，芯 片包括时钟信号缓冲器。其中，该方法包括：
[0022] (1)采用参考时钟检测电路检测是否有参考时钟信号输入；
[0023] (2)并根据判断结果打开或关闭时钟信号缓冲器。
[0024] 具体地，本发明的方法是先是设定检测电路内部元件的电压阈值，判断参考时钟 信号的幅度与电压阈值差的关系，从而实现了对是否有参考时钟信号输入的检测。当参考 时钟信号的幅度小于电压阈值时，表明此时无参考时钟信号输入，从而关闭时钟信号缓冲 器；反之，则打开时钟信号缓冲器。
[0025] 下面，请参考图2至图3,以详述该参考时钟信号检测电路的结构及其原理。
[0026] 需要说明的是，为了更好地阐述本发明，先对其基本原理进行解释。请参考图2及 图3,本发明的基本原理是利用两个CMOS反相器的电压阈值之差检测输入信号幅度。其中， CMOS反相器的电压阈值解释如下：
[0027] 如图2中所示，假设CMOS反相器的输入电压为Vin，输出电压为，反相器开关阈 值VM定义为Vιη=V咖时Vιη的值。在这个直流工作点，对PMOS(Ρ型金属氧化物场效应管）