一种环形振荡器的制造方法
【专利说明】-种环形振荡器 【技术领域】
[0001] 本发明设及模拟集成电路，特别设及一种环形振荡器。 【【背景技术】】
[0002] 振荡器可W产生周期性时钟信号，被广泛地使用于各种集成电路应用中。例如，在 溫度传感忍片设计中，通常需要高性能的参考时钟来辅助完成溫度量化。
[0003] 典型的振荡器一般设及3个W上的奇数个反相器，振荡器的频率由每级反相器的 延迟决定，而反相器的延迟取决于反相器的充放电电流及负载电容。因为晶体管中载流子 迁移率随溫度呈现指数变化，所W晶体管电流等参数都随溫度显著变化，而且变化是非线 性的。而对于溫度传感忍片设计等应用，振荡器输出频率需要相对稳定，不能随溫度非线性 地大幅度变化。综上，亟需提出新的振荡器设计技术。 【
【发明内容】
】
[0004] 本发明所要解决的技术问题是：弥补上述现有技术的不足，提出一种环形振荡器， 其振荡频率不会随溫度非线性地大幅度变化。
[0005] 本发明的技术问题通过W下的技术方案予W解决：
[0006] 一种环形振荡器，包括第一开关管，电阻，电容，第一反相器和第二反相器；所述 第一开关管的第一端连接电源的输出端，第二端连接所述电阻的第一端、所述电容的第一 端W及所述第一反相器的输入端，所述电阻的第二端与所述电容的第二端相连后接地，所 述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述 第一开关管的控制端；所述第一开关管的导通电阻值远小于所述电阻的阻值；所述第一反 相器的输入信号下降沿的阔值电压随溫度线性变化，且线性变化的比例系数在（0. 5~3) mV/°C的范围内。
[0007] 本发明与现有技术对比的有益效果是：
[0008] 本发明的环形振荡器，通过开关管、电阻、电容W及两个反相器的连接改进，且开 关管的导通电阻值远小于电阻的阻值，第一反相器的输入信号下降沿的阔值电压随溫度线 性变化，且线性变化的比例系数很小，从而振荡器工作产生的振荡频率随溫度的变化近似 为线性变化，且线性变化的系数接近或者等于0,远小于1，从而振荡频率不随溫度变化或 者仅随溫度小幅度地线性变化，从而可有效地应用在大多数领域。 【【附图说明】】
[0009] 图1是本发明【具体实施方式】的环形振荡器的结构示意图；
[0010] 图2是本发明【具体实施方式】的环形振荡器中的反相器的等效结构示意图；
[0011] 图3是本发明【具体实施方式】的环形振荡器工作时开关管的控制端栅极电极W及 电容两端的电压的波形示意图；
[0012] 图4是本发明【具体实施方式】的环形振荡器的一种优选结构示意图。 【【具体实施方式】】
[0013] 下面结合【具体实施方式】并对照附图对本发明做进一步详细说明。
[0014] 如图1所示，为本【具体实施方式】的环形振荡器的结构示意图。环形振荡器包括 PMOS开关管MP、电阻R、电容C、第一反相器invl、第二反相器inv2。其中，开关管MP的第 一端连接电源VDD的输出端，第二端连接电阻R的第一端、电容C的第一端W及第一反相器 invl的输入端，电阻R的第二端与电容C的第二端相连后接地，第一反相器invl的输出端 连接第二反相器inv2的输入端，第二反相器inv2的输出端连接开关管MP的控制端。PMOS 开关管MP的导通电阻值远小于电阻R的阻值。
[0015] 第一反相器或者第二反相器的内部结构如图2所示，实现方式是一个PMOS开关管 S2连接一个NMOS开关管S3。该实现方式下，第一反相器的输入信号下降沿的阔值电压即 为PMOS开关管S2的阔值电压Vthp,而PMOS开关管S2的阔值电压Vthp随溫度线性变化的表 达式为：Vthp灯）=VthW-O (T-T。），其中，T。为25°C，Vthp。为25°C时PMOS开关管S2的阔值电 压，a在（0.5~3)mV/°C的范围内。通过该实现方式，借助于PMOS开关管S2的阔值电压 随溫度线性变化，获得了第一反相器的输入信号下降沿的阔值电压随溫度线性变化，且线 性变化的比例系数在（0.5~3)mV/°C的范围内的目标。该实现方式结构简单，成本低。当 然，其余可实现第一反相器的阔值电压的上述目标的方式，均可应用到方案中。
[0016] 上述环形振荡器工作时，PMOS开关管MP的控制端栅极电极Vp。，W及电容C两端 的电压V。。,的波形图如图3所示。时钟周期tCik由上升时间tClkl和下降时间telk巧部分组 成。工作原理如下：
[0017] 第一阶段：当开关管MP的控制端栅极电压Vp。低于（VDD-Vth_mp)时（Vth_mp为开 关管MP的阔值电压），开关管MP导通，电容C的电压将被充电至VDD。由于电容C的电压 Vcut为高电平，经过invl和inv2两个反相器，栅极电极V P。将由低电平变化至高电平V孤， 从而开关管MP被关断。 阳01引在对电容充电过程中，电容C的充电时间正比于C*Rx，Rx为等效电阻。在本具体 实施方式的电路中，Rx为开关管MP的导通电阻并联电阻R后的阻值。而由于本具体实施 方式中开关管MP的导通电阻足够小（远小于电阻R的阻值），因此，等效电阻Rx就很小，贝U 将电容C两端的电压充电至V孤的时间会很短暂，时钟周期中的上升时间ttiki很小，从而可 远远小于时间常数RC，即有
[0019] t,iki?RC (1)。
[0020] 优选地，第一反相器invl和第二反相器inv2的内部延时时间远小于时间常数RC， 其中，R表示所述电阻的阻值；C表示所述电容的容值。由于两个反相器的内部延时也是时 钟周期的一部分，将反相器延时设计得远小于时间常数RC，可尽可能地减小反相器延时在 整个时钟周期中的比重，从而尽可能减小上升时间ttiki，有助于使其远远小于时间常数RC， 便于在后续做简化省略。
[002U 进一步优选地，如图4所示，在第二反相器inv2的输出端和开关管MP的栅极之间 接入两个串联的反相器inv3和inv4。也即环形谐振器还可包括第=反相器inv3和第四 反相器inv4。第=反相器inv3的输入端连接第二反相器inv2的输出端，第=反相器inv3 的输出端连接第四反相器inv4的输入端，第四反相器inv4的输出端连接开关管MP的控制 端。运样，反相器在小信号等效上可W理解为放大器，通过两级放大器，可W很快地放大信 号，W来加速栅极电压化C由低电平变化至高电平V孤的时间。化C由低电平变化至高电平 V孤的时间长短也是上升时间ttiki长短的一个影响因素。因此，当增加两个反相器inv3和 inv4加速化C由低电平变化至高电平V孤后，有助于缩短上升时间ttiki，有助于使其远远小 于时间常数RC，便于在后续做简化省略。 阳02引第二阶段：开关管MP关断后，电容C与等效电阻组成放电回路。此时，开关管MP 的关断电阻无穷大，不会与C组成放电回路。则等效电阻为电阻R，因此即为电阻R和电容 C组成放电回路。电容C两端的电压Vout由VDD开始下降，当Vout下降至（VDD-Vthp)时 (Vthp为第一反相器invl输入信号下降沿的阔值电压，也即PMOS开关管S2的阔值电压 Vthp)，第一反相器invl输出高电平，经过第二反相器inv2后，输出低电平，则栅极电压化C 很快变化至低电平。振荡器将进入下一个周期的第一阶段，周而复始，最终电容C两端的电 压Vout产生周期变化的时钟信号。在该电路中，开关管MP关断后，第一反相器invl的输 入电容相对C很小，可W忽略不计。在该放电过程中，放电回路由最简单的电阻R和电容C 组成，可W推算出，电容的瞬态电压V(t)满足：
CJ)