用于多个任意波形发生器的同步的制作方法
【专利说明】用于多个任意波形发生器的同步
[0001]相关申请的交叉引用
本申请要求2014年8月29日提交的申请号为62/043，991的美国临时专利的权益，该专利的内容出于所有目的而被并入本文中。
技术领域
[0002]本公开内容一般地涉及信号发生器的同步，以及更具体地涉及用于多个任意波形发生器的同步。
【背景技术】
[0003]本公开内容一般地涉及信号发生器的同步，以及更具体地涉及用于多个任意波形发生器的同步。
[0004]用于同步任意波形发生器(AWG)输出的传统的解决方案是扇出一个普通时钟，并且从外部源向所有AWG提供触发信号。该方法具有的缺点在于，每次时钟被开启或者频率被改变时，AWG之间时钟的启动相位关系是随机的。这也需要使用满足要求的示波器和任意函数发生器(AFG)或用户提供的时钟和触发器。
[0005]在传统的技术领域中，仪器之间的对准当前是三步骤过程:
首先，以公共参考或外部时钟来设立仪器，并且设置采样率。
[0006]接下来，为了同时启动波形，可以用公共外部触发器来触发两个AWG。该AWG均被设置成同步触发模式，该同步触发模式在分频时钟(divided clock)边沿上而不是采样时钟边沿上启动波形输出。这提供了更宽的设立和保持窗口触发定时。触发模式必须是与内部分频时钟同步的，以便同步AWG，并且从像AFG或客户端提供的时钟信号之类的外部源提供触发。每个AWG都设立为在接收到触发时开始播放输出波形。
[0007]最后，当两个AWG启动时，内部分频时钟以相对于彼此的随机相位开始。结果，每当采样率被改变或时钟被停止时，需要将输出进行对准。此外，从分频时钟到输出存在对于每个仪器独特的时滞(timing skew)。
[0008]通过观察来自每个AWG的输出信号或标记并且调整时钟相位直到其排齐(lineup)来完成对准。这是在设立中存在少许随机可能性的情况。如果初始启动是太过于失准，例如大于2ns，那么将没有足够的范围来调整一个AWG的相位来与另一个排齐。在这种情况下，人们需要改变时钟并且将其改变回到以不同的相位启动，并且以再次发送的公共触发来重启系统以及再次检查输出之间的时滞了解其是否处于调整范围内。
[0009]因此，期望能够实现多AWG系统中的同步，其更好地解决了现有技术的这些和其他限制。
【发明内容】
[0010]本发明的实施例包括一种用于同步多个AWG以便从使用者角度将该多个AWG操作为单个AWG的方法和装置。所包括的同步中枢(synchronizat1n hub)消除了对于执行同步的额外外部设备的需求，并且消除了现有同步方法所具有的随机反复试验(trial anderror)ο实施例提供了更小的触发延迟、对于启动播放的更小延时、以及AWG之间更紧密的时滞变化。
[0011]在本发明中描述了一种用于同步多个任意波形发生器的系统，该系统包括主任意波形发生器(AWG)，所述主任意波形发生器具有主AWG时钟和主数模转换器(DAC)。该系统进一步包括一个或多个从任意波形发生器(AWG)，其中每个从AWG具有从数模转换器(DAC)。系统的同步中枢包括同步控制器和同步相位检测器。所述系统被配置有在主DAC和同步相位检测器之间以及在主DAC和同步控制器之间，以及在从DAC和同步相位检测器之间的信号通路。该主DAC被配置为从主AWG时钟生成下分频时钟(SystemRefClock(系统参考时钟))，并且输出所述SystemRefClock到所述同步中枢。所述同步中枢上对所述主AWG和所述从AWG的输出被配置用于输出从所述SystemRefClock派生的时钟信号(SystemClock (系统时钟))，其中在AWG内使用SystemClock来指示何时开始从AWG播放波形。
[0012]本发明的各方面进一步包括一种用于同步一种类型的多AWG系统的方法，该类型的系统具有主任意波形发生器、一个或多个从AWG、和具有同步控制器和同步相位检测器的同步中枢。该方法通过在同步中枢处从主任意波形发生器(AWG)接收下分频时钟(SystemRefClock)信号来进行操作。该方法然后从接收自主AWG的SystemRefClock派生时钟信号(SystemClock)，并且向主AWG以及向一个或多个从AWG输出SystemClock信号。最后，SystemClock信号被用来对用于主AWG和一个或多个从AWG的同步触发进行计时以播放波形。在本发明的优选实施例中，同步触发包括AlignmentFiducial (对准基准)信号和Run (运行)信号。
[0013]本发明的其他方面进一步包括一种用于同步多个仪器的方法，所述多个仪器包括使用一种类型的同步中枢的多个任意波形发生器(AWG)，该类型的同步中枢具有同步控制器和同步相位检测器的。该方法通过为每个仪器设置相同采样率并且将AWG之一指定为主AWG来进行操作，其中将其余的AWG指定为从AWG。该方法从每个AWG输出SystemRefClock信号到同步相位检测器，将从主AWG接收到的SystemRefClock信号的相位与来自每个从AWG的相位相比较，以及将SystemRefClock信号的相位与目标对准。在对准步骤之后，将脉冲信号(优选为AlignmentFiducial信号)从同步控制器输出到每个AWG，以便在AWG处同时接收到脉冲信号。该方法然后使用该脉冲信号在相同时钟边沿上同时触发用于AWG的读命令和写命令(例如，用于数据FIFO)。在播放波形之前，但在触发FIFO之后，将Run脉冲信号发送到AWG，该AWG然后开始播放波形。
[0014]根据参考附图进行的本发明的优选实施例的以下详细描述，本发明的前述和其他目的、特征和优点将会变得更显而易见。
【附图说明】
[0015]图1是根据本发明的实施例的用于同步两个或更多信号发生器的输出信号的包括同步中枢的系统的框图。
[0016]图2是图示了根据本发明的各方面的任意波形发生器(AWG)系统的对准过程的流程图。
[0017]图3是图示了根据本发明的各方面的AWG系统的校准过程的流程图。
【具体实施方式】
[0018]为了便于解释，图1图示了两个AWG，但本发明的实施例可以包括两个以上的AWG。通常来说，系统100中的AWG 110和130中的一个被设置为主装置。例如，在图1中，AWG110被设置为主装置，而AWG 130被设置成从装置。主AWG 110控制系统的同步。另一个AWG (诸如AWG 130)被指定为从仪器。
[0019]图1包括用于同步AWG系统的操作的方框表示。例如，这些方框可以在诸如专用集成电路(ASIC)之类的专门的硬件上操作，在诸如现场可编程门阵列(FPGA)之类的可编程硬件上操作，或者在操作于具体编程的通用处理器上的软件上操作。其他实现方式也是可能的。不同的方框可以被配置为以这些实现方式中的任意进行操作。
[0020]主AWG 110控制系统100同步。同步过程将所有内容与主AWG 110时钟相比较。
[0021]同步中枢(synchronizat1n hub或sync hub)160通过DAC时钟扇出166分配时钟，该DAC时钟扇出166对存在于AWG 110,130中的每个之内的数模转换器(DAC) 112、132进行馈送200，300。此时钟的源可以是从主AWG 110或外部信号发生器所生成的。DAC 112、132生成下分频时钟，该下分频时钟被指代和图示为SystemRefClock (系统参考时钟)。主和从AWG SystemRefClock向同步中枢同步相位检测器164中往回进行馈送馈送202、302，以供同步过程中使用。主SystemRefClock还被馈送204到中枢同步控制器162中，所述中枢同步控制器162从SystemRefClock分配派生时钟。该SystemRefClock被馈送到锁相环(pll)中，并且该pll的输出被分配为对于该系统的系统时钟。此派生时钟在图1中被指代为 SystemClock。
[0022]在系统100 中，SystemClock 被分配 206、306 给 AWG110、130 中的每个。SystemClock 被用于将 AlignmentFiducial 208、308 和 Run 210、310 信号计时到 AWG 110、130中的每个的序列波形控制器114、134，所述序列波形控制器114、134被用来向每个仪器指示何时开始播放波形。在同步中枢160中存在第二相位检测器电路，其被称为校准相位检测器168，所述校准相位检测器168与AWG 110、130中的每个的模拟输出212、312 —起被用来在同步相位检测器164的操作频率范围上校准该同步相位检测器164。
[0023]AWG对准讨稈
本发明的实施例将发生在单个仪器中的同步过程延伸到多个仪器。实施例对任何数量的从仪器起作用。每当采样率变化时，系统中的AWG就经历这种对准过程。所有仪器运行相同采样率。
[0024]图2图示了 AWG对准过程。
[0025]第一步骤402是用于用户来通过在主AWG 110中(步骤404)或者利用外部信号发生器(步骤406)设置期望的速率来选择期望的时钟频率。
[0026]在已经设置时钟后，DAC的时钟电路被重置408，并且将从装置的SystemRefClock与主装置的SystemRefClock对准410。这是通过使用中枢160中的同步相位检测器164来将主和从SystemRefClock 202、302之间的相位进行比较412而完成的。使用位于DAC 112、132内的IQ调制器来对从AWG 130时钟相位进行旋转414，直到主和从SystemRefClock相位达到校准目标。一个校准目标将是主SystemRefClock和从SystemRefClock之间的期望相位差，以便产生主和从DAC模拟输出上的零时滞。
[0027]在SystemRefClock对准之后，系统中的每个AWG都被设立为接收416AlignmentFiducial脉冲208、308。这被用来得到供给AWG中的DAC的所有数据FIFO以在相同时钟边沿上开始读和写418。AlignmentFiducial是一个SystemClock单位宽度(tickwide)，其从同步中枢160发送，使得所有仪器同时接收