半导体装置、功率控制装置和电子系统的制作方法
【专利说明】半导体装置、功率控制装置和电子系统
[0001]相关申请的交叉引用
[0002]2014年8月25日提交的日本专利申请N0.2014-170091的公开，包括说明书、附图和摘要，通过引用将其整体内容并入在此。
技术领域
[0003]本发明涉及半导体装置、功率控制装置和电子系统。本发明涉及例如在功率电子领域中使用的半导体装置、功率控制装置和电子系统。
【背景技术】
[0004]例如，专利文件1 (美国专利N0.7592831)描述了一种配置，其通过晶体管配置自举二极管以基于比较器块来控制晶体管的导通和关断。如专利文件1的图10和11所示，比较器块包括以自举电压作为漏极输入的LDM0S、以电源电压作为漏极输入的NM0S、以及用于将LDM0S和NM0S的源极电压转换为电流以比较两个电流的电流比较器。LDM0S和NM0S的栅极被以预定的时序施加有“2X电源电压”。
[0005]概述
[0006]例如，在用于驱动半桥电路或其他设备的驱动器1C (集成电路)等中，需要自举电路来驱动高侧晶体管。通常，自举电路被配置有二极管和电容器并且被实现为外部组件。同时，期望将二极管集成到驱动器1C中以降低包括驱动器1C的系统的尺寸和成本。然而，可能需要二极管在几百V的电平处具有高耐压性。例如，如果将具有这样的高耐压性的pn结二极管集成到驱动器1C中，则有电路面积显著增加的风险。此外，功率消耗也可能会随着寄生电流而增加。
[0007]因此，例如，通过如专利文件1中所示地使用晶体管来实现与二极管相同的功能可能是一种方法。然而，在专利文件1的方法中，电路面积的减小和成本等相关联的降低可能不够大。更具体地，例如，在作为高耐压元件的LDM0S的一些位置处电路面积增大。此外，需要升压电路或其他设备(例如，LDM0S)来产生栅极电压。
[0008]鉴于上述问题已经做出了下面的实施例。从下面本说明书和附图的描述，这些以及其他目的和优点将会变得明显。
[0009]根据一个实施例的半导体装置被配置有单个半导体芯片，其中设置了具有环状形状的终止区以及第一区和第二区。所述第一区设置在所述终止区外，其中形成了电路来用以参考电压作为参考的第一电源电压来操作。所述第二区设置在所述终止区内，其中形成了电路来用以浮动电压作为参考的第二电源电压来操作。所述半导体装置包括:形成在所述第二区中的高侧驱动器，电平移位电路，第一和第二晶体管，以及比较器电路。所述电平移位电路将在所述第一区中产生的以参考电压作为参考的信号转换为以浮动电压作为参考的信号，并然后输出到所述第二区。所述第一晶体管形成在所述终止区中在与所述第一电源电压结合的第一电源端子和与所述第二电源电压结合的第二电源端子之间的位置处。所述第二晶体管形成在所述终止区中在所述第二电源端子和感测节点之间的位置处。所述第二晶体管由所述第一电源电压驱动。所述比较器电路形成在所述第一区中以比较所述感测节点的电压和所述第一电源电压来控制所述第一晶体管的导通/关断。所述第二晶体管是耗尽型晶体管。
[0010]根据上面所述的一个实施例，能够实现包括诸如驱动器1C的半导体装置的功率控制装置以及电子系统的尺寸等的降低。
[0011]附图简要描述
[0012]图1是示出根据本发明第一实施例的在半导体装置中的示意性配置的例子的电路框图；
[0013]图2是示出图1所示的半导体装置中的比较器电路的配置的例子的电路图；
[0014]图3是示出图1所示的半导体装置中的主要部分的示意性操作的例子的波形图；
[0015]图4是示出图1所示的半导体装置中的感测M0S的电特性的例子的视图；
[0016]图5是示出图1所示的半导体装置中的示意性布局配置的例子的平面视图；
[0017]图6是示出图5所示的中止区域的详细布局配置的例子的平面视图；
[0018]图7是示出图6的A-A’或B-B’结构的例子的截面图；
[0019]图8是示出图6的A-A’或B-B’结构的例子的截面图，其与图7的配置例子不同；
[0020]图9是示出图6的C-C’结构的例子的截面图；
[0021]图10是示出根据本发明第二实施例的在电子系统中的示意性配置的例子的电路框图；
[0022]图11示出图10所示的电子系统中的驱动器1C的示意性布局配置的例子的平面视图；和
[0023]图12是示出图10所示的电子系统中的功率控制装置的示意性封装配置的例子的平面视图。
【具体实施方式】
[0024]在下面，为了方便起见，在必要时，通过将实施例分成多个部分或实施例来对其进行描述，然而，除非另有特别说明，否则他们彼此不相关但有这样的关系:使得一个是另一个的一部分或全部的变体、细节、或补充说明等。另外，在下面所描述的实施例中，当提到项元的数值时(包括数字、值、量、范围等)，该数值不限于特定数值而是可以大于或小于该特定数值，除非另有特别说明或其在原则上显然限于该特定数值。
[0025]此外，在下面所描述的实施例中，不用说，组件(包括项元步骤等)不一定是必要的，除非另有特别说明或它在原则上明显是必需的。类似地，在下面所描述的实施例中，当提到组件等的形状、位置关系等时，认为也包括那些与所述形状类似或与所述位置关系基本接近的形状、位置关系等，除非另有特别说明或在原则上它明显不被认为是这样。这也适用于上面所描述的值和范围。
[0026]此外，在实施例中，M0SFET (金属氧化物半导体场效应晶体管)，以下简称为M0S晶体管，被用作MISFET (金属绝缘体半导体场效应晶体管)的例子。然而，本发明不排除使用非氧化物膜作为栅极绝缘膜。此外，在实施例中，η沟道M0SFET也称为NM0S晶体管，并且ρ沟道M0SFET也称为PM0S晶体管。
[0027]在下文中，将参照附图详细地描述本发明的优选实施例。注意，在用于描述实施例的所有附图中，相同或相似的部分原则上由相同的参考数字指定的，并且省略对其重复描述。
[0028]第一实施例
[0029]<驱动电路的示意性电路配置>
[0030]图1是示出根据本发明第一实施例的在半导体装置中的示意性配置的例子的电路框图。图1所示的驱动器1C(半导体装置)DVIC1被配置有单个半导体芯片，包括多个焊盘(pad)P1至P9、输入信号处理单元LGC、自举电路BSC、电平移位电路LSC、高侧驱动单元HSU和低侧驱动单元LSU。此外，这里，除了驱动器IC(DVICl)，还示出了包括高侧开关SWh和低侧开关SW1、自举电容器CB和负载电路L0D(这些设置在驱动器1C的外部)的电子系统的配置的例子。
[0031]焊盘(第一电源端子)P1与例如15V等的电源电压(第一电源电压)VCC结合。高侧输入信号HIN被输入到焊盘P2，并且低侧输入信号LIN被输入到焊盘P3。高侧输入信号HIN和低测输入信号LIN例如由微控制器(MCU:微控制单元)等产生。
[0032]焊盘(第二电源端子)P4与启动电源电压(第二电源电压)VB结合。焊盘(负载驱动端子)P6与浮动电压VS以及负载电路L0D结合。焊盘P6输出负载驱动信号OUT到负载电路的L0D。高侧输出信号H0被输出到焊盘P5。焊盘P9与电源电压VCC结合，并且焊盘(参考端子)P8与0V的参考电压COM结合。低侧输出信号L0被输出到焊盘P7。注意，焊盘P9可以集成到焊盘P1中。
[0033]这里，高侧开关SWh设置在与输入电源电压(第三电源电压)VIN结合的端子(第三电源端子)和焊盘(负载驱动端子)P6之间。高侧开关SWh的导通(0N)/关断(OFF)由高侧输出信号H0来控制。更具体地，高侧开关SWh被配置有高侧晶体管和飞轮二极管(flywheel d1de)，其中高侧晶体管由高侧输出信号来驱动。输入电源电压VIN，例如，以0V的参考电压COM作为参考，具有150V或更高的电压值，并且优选地，具有300V或更高的电压值。自举电容器CB设置在焊盘(第二电源端子)P4和焊盘(负载驱动端子)P6之间。
[0034]低侧开关SW1设置在焊盘(负载驱动端子)P6和焊盘(参考端子)P8之间，其中低侧开关SW1的导通/关断由低侧输出信号L0来控制。更具体地，低侧开关SW1被配置有低侧晶体管和飞轮二极管，其中低侧晶体管由低侧输出信号L0来驱动。根据高侧开关SWh和低侧开关SW1的导通/关断状态，焊盘(负载驱动端子)P6的浮动电压VS保持在0V与输入电源电压VIN之间的范围内。更确切地，根据负载电路L0D的反电动势电压，浮动电压VS可以暂时地保持在一个比0V与输入电源电压VIN之间的范围宽的范围内。
[0035]出于这个原因，高侧晶体管(SWh)和低侧晶体管(SW1)被配置有高耐压元件，以IGBT (绝缘栅双极型晶体管)为代表，在某些情况下，例如高压M0SFET或高压双极晶体管。此外，焊盘(第二电源端子)P4的启动电源电压(第二电源电压)VB通过自举电容器CB保持跟随焊盘(负载驱动端子)P6的浮动电压Vs。
[0036]输入信号处理单元LGC包括高侧输入缓冲器IBfh、低侧输入缓冲器IBF1、脉冲产生电路PGEN和延迟电路DLY。高侧输入缓冲器IBfh将输入到焊盘P2的高侧输入信号HIN转换为电源电压VCC电平的信号，并输出到脉冲产生电路PGEN。低侧输入缓冲器输入IBF1将输入到焊盘P3的低侧输入信号LIN转换为在电源电压VCC电平的信号，并输出到延迟电路DLY。每一个输入缓冲器IBFh和IBF1被配置有，例如，施密特触发器电路等以去除输入噪声。
[0037]脉冲产生电路PGEN和延迟电路DLY以用参考电压COM作为参考的电源电压VCC来操作。脉冲产生电路PGEN接收高侧输入缓冲器IBFh的输出信号。然后，脉冲产生电路PGEN在上升或下降沿之一处产生置位信号ST，并在另一边沿处产生复位信号RT。置位信号和复位信号每一个可以，例如，是单冲正信号(one-short plus signal)。延迟电路DLY将延迟(所谓的死时间(dead time))添加到低侧缓冲器IBF1的输出信号，使得高侧开关SWh和低侧开关SW1不在相同的时间被驱动导通。
[0038]高侧驱动单元许HSU包括高侧驱动器DVh、SR锁存电路SRLT和高侧低压检测电路UVLOh。这些电路以与焊盘P4结合的、以与焊盘P6结合的浮动电压VS作为参考地以启动电源电压(第二电源电压)VB来操作。高侧驱动器DVh配置有以SR锁存电路SRLT的输出信号(Q)作为输入的CMOS反相器等。高侧驱动器DVh输出高侧输出信号H0到焊盘P5以驱动尚侧开关SWh内的尚侧晶体管。
[0039]SR锁存电路SRLT响应于置位输入(S)和复位输入(R)通过高侧驱动器DVh来控制高侧输出信号H0。更具体地，SR锁存电路SRLT响应于置位输入⑶来控制高侧输出信号H0到启动电源电压VB电平，并响应于复位输入(R)来控制高侧输出信号H0到浮动电压VS的电平。当以浮动电压VS作为参考的启动电源电压VB的值没有达到预定电压值时，高侧低压检测电路UVLOh将复位输入(R)给到SR锁存电路SRLT。因此，高侧开关SWh被固定在关断状态，直到启动电源电压VB的值达到所述预定电压值。
[0040]电平移位电路LSC包括两个NM0S晶体管匪1、丽2和两个电阻Rl、R2。在本实施例中，NM0S晶体管(第三和第四晶体管)丽1和丽2在以下简称为电平移位M0S。对于电平移位M0S (第三晶体管)丽1，源极与参考电压COM结合并且漏极通过电阻R1与焊盘P4结合。对于电平移位M0S (第四晶体管)丽2，源极与参考电压COM结合并且漏极通过电阻R2与焊盘P4结合。如上所述，启动电源电压VB被施加在电平移位M0S