针对下一代无线广播的ldpc码字及编码方法和编解码器的制造方法
【技术领域】
[0001] 本发明涉及一种LDPC码字及使用该码字的编码器、解码器、对应的编码方法，更 具体地说，涉及一种S-IRA LDPC码字及对应的编码器、解码器和编码方法。
【背景技术】
[0002] 低密度奇偶校验码字（Low density Parity Check, LDPC)根据其结构主要可以分 为两类，一类是随机的码字，最经典的当属MacKay码，他还有专门的网页给出他的各种码 字（MacKayl999) (Richardson2001) (Luby2001) (Richardson and Urbanke2001);另外一类 是基于代数组合结构（Combinatorial)来设计的码字。随机码字能够非常好的逼近香农极 限，但是由于' Γ分布的随机性，导致编码器的设计和译码器的设计并不具有并行或者规律 性可行，所以不适合需要具备一定吞吐量系统，因此也就没有被广泛应用了。
[0003] 而基于代数组合结构的码字的出现很好的解决了这方面的问题，这其中，有一类 基于有限域（Finite Geometry)设计的码字具有很好的性能（Y. Kou and S.Lin2001)，但是 这类码字的缺点是由于其H矩阵密度比较高（大的行重列重），所以当使用基于置信传播的 一类算法时，复杂度非常高。而另一类准循环码字（Quasi-cyclic LDPC，QC-LDPC)是一类非 常重要的基于代数组合构造的码字。QC-LDPC码字主要的构造是基于准循环的单位子矩阵。 (J. L. Fan2000) (R. M. Tanner2001) (R. M. Tanner2001) (Τ. 0kamura2003) (R. Μ. Tanner2004) 这种准循环的单位子矩阵结构非常适合实现并行操作的硬件，比如实现并行度大、进而高 吞吐率的译码器。传统的这种QC-LDPC码字尽管适合并行度高的译码器实现，提高了吞吐 率，但是通过逆向方法得到了 QC结构的生成矩阵可能并不稀疏，或者就算稀疏，其用生成 矩阵来编码得到校验比特并不是显然的，要通过求线性方程组来获得，因此传统的QC-LDPC 码字的编码器还是相对复杂的。为了解决这个问题，学者Zhang和Ryan首先提出的结构 化的重复累积码（Structured Irregular Repeat Accumulator code，S-IRA) LDPC 码字 (Zhang and Ryan2006)，该结构在适合高并行译码器的实现的同时，可以以非常简便高效 的方法来完成编码。该种码字结构有如下特点，信息比特所对应的矩阵部分由准循环子矩 阵组成，而校验比特所对应的矩阵部分是由双对角阵组成的。
[0004] 目前S-IRA码字已经被广泛应用在各大通信标准中，主要包括，欧洲第二代 数字广播电视传输标准 DVB 系列（ETSI, 2006, DVBT22009, DVB-C22009, DVB-NGH2012); IEEE802. Iln无线局域网标准（IEEE802. Iln2009) ;IEEE802. Ile无线广域网标准 (IEEE802. 16e2006);中国数字电视地面传输标准（DTTB) (GB20600-2006);移动多媒体广 播（CMMB2006);北美CCSDS的近地深空通信系统（CCSDS2007);以及一些磁盘存储设备的 标准等等。从整个国际范围数字通信领域的发展态势来看，还会有更多的标准正在或将来 会用到LDPC码字。
[0005] 从目前已经提交的标准中，特别是商业上非常成功的DVBT2、DVBS2标准，以及最 近才定下标准并且商业上有广阔前景的DVB-NGH标准（2012年底定稿）来看，其使用的 S-IRA码字所对应的校验矩阵主要使用的结构如下：
[0006] H= [IIH1P]
[0007] 其中H1是信息比特对应的矩阵部分，Π 是对H1的一个某种形式的行变换，而P是 校验比特对应的矩阵部分。
[0008] 而：
[0010] 是由LX J个
大小的循环子阵或者〇矩阵组成。
[0011] 例如，P1, j的第一种结构如下所示：
此时，Pu是由两个单位偏移阵组成。进一步 地，Pli j还可以是由N个单位循环矩阵组成，N > 2的整数。
[0013] P1, j的第二种结构如下所示：
这时候Pu是由全零矩阵组成。
[0015] 由于Pi, j可以由一个以上的单位循环阵组成，导致其并不适合HSS(Horizontal shuffle scheduling)译码算法的硬件实施。关于这点在DVBT2和S2的实现方法的文献中 有不少提及到，并提出了相关的牺牲复杂度的解决办法。
[0016] 而P是校验比特对应的矩阵部分，其是如下的双对角阵：
【发明内容】
[0018] 本发明的目的旨在提供一种S-IRA LDPC码字及对应的编码器、解码器和编 码方法，来解决现有技术中常见的S-IRA LDPC码的校验矩阵的结构所带来的不适合 HSS(Horizontal shuffle scheduling)译码算法、影响整个LDPC码字性能的问题。
[0019] 本专利即提出了一种P1^只有0个或者1个单位循环矩阵组成的结构。在保持性 能的条件下，适用于HSS译码。同时提出一种具体参数的码字，及其码表，并提出了相应的 编码方法编码器、译码方法及译码器。
[0020] 依据上述目的，实施本发明的一种用于编解码器的S-IRA LDPC码字，其码字的结 构为：H= [H' ιΠΡ' ]，H' 1为信息比特矩阵，P'是校验比特矩阵，ΠΡ'是对校验比特 矩阵做行变换。其中，信息比特矩阵H' i包括多个循环子矩阵Pli ]，每一个循环子矩阵只能 是单位循环偏移矩阵或全零矩阵。
[0021] 依据上述目的，实施本发明的一种LDPC编码器，其采用一种S-IRA结构的LDPC码 字，5-1狀0^(：码字的结构为 ：!1=[!1'111?']，屮1为信息比特矩阵，？'是校验比特矩 阵，ΠΡ'是对校验比特矩阵做行变换。其中，信息比特矩阵H' i包括多个循环子矩阵Pli ]， 每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。
[0022] 依据上述目的，实施本发明的一种LDPC解码器，其采用一种S-IRA结构的LDPC码 字，5_1狀0^(：码字的结构为 ：!1=[!1'111?']，屮1为信息比特矩阵，？'是校验比特矩 阵，ΠΡ'是对校验比特矩阵做行变换。其中，信息比特矩阵H' i包括多个循环子矩阵Pli ]， 每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。
[0023] 依据上述主要特征，本发明编码器、解码器及其中的S-IRA LDPC码字的信息比特 矩阵为m行X n-m列的矩阵：
其中每一个循环子矩阵 Pli j的大小为
[0025] 依据上述主要特征，本发明编码器、解码器及其中的S-IRA LDPC码字的校验比特 矩阵P为m行Xm列的矩阵：.
：其主对角线和次对角线上 均为1，其余位置为0。
[0026] 依据上述目的，实施本发明的S-IRA LDPC码字的编码方法包括以下步骤：
[0027] 获得信息比特{i。，k i2, i3, i4, i5,...，in " J ;
[0028] 初始化校验比特 p。= 0, P1 = 0, p2 = 〇, P3 = 〇, P4 = 〇, ···，Pm i = 〇 ;
[0029] 将每一个校验比特pk以及与其相连的信息比特做模2和，k = 0, 1，2…m-1,并做 重新排列，得到重排后的校验比特序列
[0030] 将重排后的校验比特序列
做如下累加：
[0043] 依据上述目的，实施本发明的LDPC编码方法和编码器，其中编码器内置的编码运 算模块采用了所述LDPC的编码方法，其包括：
[0044] 计算校验比特.，
其中，j = 〇, I, 2, 3, . . . , m-1 ; 表示在低密度奇 偶校验矩阵中与P]所关联的信息比特；y]是信息比特&;的序号，根据如下公式得到 ：
[0046] 其中，q = 320, m = 28800, X表示参与奇偶校验比特累加的信息比特的地址，X的 表为：
[0047] 码表：码率 l/2m = 28800,码长 η = 57600
[0048]
[0051] 采用了本发明的技术方案，通过大量仿真模拟，找出了比现有技术更适用于 HSS (Horizontal shuffle scheduling)译码算法的一种S-IRA LDPC码字的信息比特矩阵 结构，以及使用这种S-IRA LDPC码的编码器、解码器，从而产生了意想不到的S-IRALDPC码 字性能上的提升。
【具体实施方式】
[0052] 下面通过实施例进一步说明本发明的技术方案。
[0053] HSS(Horizontal ShuffIe Scheduling)算法相比于洪水（Flooding)算法的区别 在于，Flooding算法则是必须等到所有的行操作完之后，得到的数据一次性进行更新，然后 用到下一次迭代中去，而HSS算法中在某一次迭代里，每一行行操作后得到的结果可以立 即更新，用到仍然在本次迭代的下一次行操作中去，这样可以大大提高译码算法的收敛速 度。另一方面，HSS算法只需要保存η个（η为码长）软信息和的数据，以及mX 2个（m为 校验矩阵的行数）行操作的结果软值信息，相比于Flooding算法，节省了非常多的芯片面 积。
[0054] 但是，现有的HSS算法在选择循环子块时，循环子块通常不是单位子块，而是两个 或者两个以上的单位子块，这在并行操作的过程中势必导致内存访问的冲突。这是因为如 果循环子块由两个以上的单位子块构成，那么当循环子块在并行行操作的时候，会有两个 行的行操作输入同时要求读取同一块内存，并且在操作完之后同时写同一块内存。这既没 有达到HSS算法的初衷，也会导致内存冲突。
[0055] 因此，基于现有标准中LDPC码字结构的缺点，具体来说，是信息比特矩阵中的循 环子矩阵可能由有多个循环单位阵组成导致不适合HSS译码算法实现的问题，本发明提出 一种新的S-IRA LDPC码字的结构，其校验矩阵的结构如下：
[0056] Η=[Η，！ΠΡ' ]
[0057] 其中，H' i是信息