输出端OUT相连，第二反相器INV2的电源端与第二电压源VDDH相连。
[0023]所述锁存电路220的第一接口I与第一输出节点OUTBB相连，其第二接口 2与第二输出节点OUTB相连，该锁存电路220的作用是，在第一电压源VDDL关闭时，分别将第一输出节点OUTBB和第二输出节点OUTB的电压锁存在第一电压源VDDL关闭前的电压值，从而达到避免第二电压源VDDH电路(或第二电压域电路)漏电，确定输出信号OUT的目的。
[0024]在图2所示的实施例中，所述锁存电路220包括第五MOS管丽3和第六MOS管丽4，其中，第五MOS管MN3的第一连接端与所述锁存电路220的第一接口 I相连，其控制端与所述锁存电路220的第二接口 2相连，其第二连接端接地;第六MOS管MN4的第一连接端与所述锁存电路220的第二接口 2相连，其控制端与所述锁存电路220的第一接口 I相连，其第二连接端接地。
[0025]在图2所示的实施例中，第一MOS管MPl和第二MOS管MP2均为PMOS晶体管；第三MOS管丽I和第四MOS管丽2均为NMOS晶体管;所述第五MOS管丽3和第六MOS管丽4均为NMOS晶体管，第五MOS管MN3的第一连接端、控制端和第二连接端分别为漏极、栅极和源极，第六MOS管MN4的第一连接端、控制端和第二连接端分别为漏极、栅极和源极。
[0026]为了便于理解本发明，以下具体介绍图2中的锁存电路220是如何实现前述锁存功能的。
[0027]阶段1:第一电压源VDDL和第二电压源VDDH都处于上电状态。
[0028]当电压转换器210的输入端接收到的信号IN= VDDL时，通过反相器INVl输出的信号ΙΝΒ = 0，从而使第四MOS管丽2导通，第三MOS管丽I截止，只要第四MOS管丽2的导通电阻小于第二 MOS管MP2的导通电阻一定程度，就可以把第二输出节点OUTB的电压拉到一个足够低的电压，使第一 MOS管MPl导通，第一 MOS管MPl会再把第一输出节点OUTBB的电压拉到VDDH，从而使第二 MOS管MP2截止，第二输出节点OUTB就会被第四MOS管MN2拉到地，并通过第二反相器INV2后输出电压为VDDH的输出信号0UT，此时，017^8 = 丫00!1，017^ = 0，第六皿)3管1财导通、第五MOS管丽3截止，其中，OUTBB为第一输出节点OUTBB的电压值，OUTB为第二输出节点OUTB的电压值，VDDL为第一电压源VDDL的电压值(其可称为第一电压域)，VDDH为第二电压源VDDH的电压值(其可称为第二电压域)。
[0029]阶段2:第一电压源VDDL下电，第二电压源VDDH维持上电状态。
[0030]第一电压源VDDL下电后，信号IN和信号INB都将降至NMOS晶体管阈值电压Vt以下，使得第三MOS管丽I和第四MOS管丽2均截止，此时因为第六MOS管丽4导通，第五MOS管丽3截止，第一 MOS管MPl导通，第二 MOS管MP2截止，这样就可以将第一输出节点OUTBB的电压稳定维持在VDDH电位上，将第二输出节点OUTB的电压稳定维持在O电位上此时第一输出节点OUTBB和第二输出节点OUTB的电位正是第一电压源VDDL下电前的值;而且因为第一输出节点OUTBB和第二输出节点OUTB都不处于float状态;所以第二反相器INV2也不会存在漏电；而且由于此时第二输出节点OUTB的电压稳定维持在O电位，因此，输出信号OUT确定在VDDH电位上。
[0031]需要特别说明的是，图2所示的实施例中，所述第一电压源VDDL的电压值小于第二电压源VDDH的电压值，
[0032]需要特别说明的是，在其他实施例中，也可以采用现有技术中的其他结构的锁存电路，只要是在第一电压源VDDL关闭时，其可以分别将第一输出节点OUTBB和第二输出节点OUTB的电压锁存在第一电压源VDDL关闭前的电压值即可。
[0033]综上所述，本发明在传统电压转换器的基础上增设锁存电路，在第一电压域VDDL的电压源关闭时，该锁存电路分别将第一输出节点OUTBB和第二输出节点OUTB的电压锁存在第一电压域VDDL关闭前的电压值，从而达到避免第二电压域VDDH电路漏电，确定输出信号的目的。
[0034]在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。
[0035]需要指出的是，熟悉该领域的技术人员对本发明的【具体实施方式】所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述【具体实施方式】。
【主权项】
1.一种电压转换电路，其特征在于，其包括电压转换器和锁存电路， 所述电压转换器包括第一反相器、第二反相器、第一 MOS管、第二 MOS管、第三MOS管、第四MOS管，其中，第一反相器的输入端与电压转换器的输入端相连，第一反相器的输出端与第三MOS管的栅极相连，第一反相器的电源端与第一电压源相连;第三MOS管的源极接地，其漏极与第一 MOS管的漏极相连，第一 MOS管的源极与第二电压源相连;第二 MOS管的源极与第二电压源相连，其漏极与第四MOS管的漏极相连，第四MOS管的源极接地，第四MOS管的栅极与电压转换器的输入端相连;第一MOS管和第三MOS管之间的连接节点为第一输出节点，第二 MOS管和第四MOS管之间的连接节点为第二输出节点；第一 MOS管的栅极与第二输出节点相连，第二 MOS管的栅极与第一输出节点相连;第二反相器的输入端与第二输出节点相连，第二反相器的输出端与电压转换器的输出端相连，第二反相器的电源端与第二电压源相连， 所述锁存电路的第一接口与第一输出节点相连，其第二接口与第二输出节点相连，在第一电压源关闭时，所述锁存电路分别将第一输出节点和第二输出节点的电压锁存在第一电压源关闭前的电压值。2.根据权利要求1所述的电压转换电路，其特征在于，所述锁存电路包括第五MOS管和第六MOS管，第五MOS管的第一连接端与所述锁存电路的第一接口相连，其控制端与所述锁存电路的第二接口相连，其第二连接端接地;第六MOS管的第一连接端与所述锁存电路的第二接口相连，其控制端与所述锁存电路的第一接口相连，其第二连接端接地。3.根据权利要求2所述的电压转换电路，其特征在于， 所述第五MOS管和第六MOS管均为NMOS晶体管， 第五MOS管的第一连接端、控制端和第二连接端分别为漏极、栅极和源极;第六MOS管的第一连接端、控制端和第二连接端分别为漏极、栅极和源极。4.根据权利要求2所述的电压转换电路，其特征在于， 在阶段1:第一电压源和第二电压源都处于上电状态， 当电压转换器的输入端接收到的信号IN=VDDL时，第四MOS管导通、第三MOS管截止、第一 MOS管导通、第二 MOS管截止，电压转换器的输出端的输出信号OUT = VDDH,且第六MOS管导通、第五MOS管截止； 在阶段2:第一电压源下电，第二电压源维持上电状态， 第一电压源下电后，第三MOS管截止、第四MOS管截止，此时由于第六MOS管导通，第五MOS管截止，第一 MOS管导通，第二 MOS管截止，因此，将第一输出节点的电压稳定维持在VDDH电位上，将第二输出节点的电压稳定维持在O电位上， 其中，VDDL为第一电压源的电压值，VDDH为第二电压源的电压值。5.根据权利要求1所述的电压转换电路，其特征在于， 所述第一电压源的电压值小于第二电压源的电压值。6.根据权利要求1所述的电压转换电路，其特征在于， 所述第四MOS管的导通电阻小于第二 MOS管的导通电阻。7.根据权利要求1所述的电压转换电路，其特征在于， 第一 MOS管和第二 MOS管均为PMOS晶体管； 第三MOS管和第四MOS管均为NMOS晶体管。
【专利摘要】本发明提供一种电压转换电路，其包括电压转换器和锁存电路，所述电压转换器包括第一反相器、第二反相器、第一MOS管、第二MOS管、第三MOS管、第四MOS管，所述电压转换器可以实现信号从第一电压域到第二电压域的转换；所述锁存电路的第一接口与第一输出节点相连，其第二接口与第二输出节点相连，在第一电压源关闭时，所述锁存电路分别将第一输出节点和第二输出节点的电压锁存在第一电压源关闭前的电压值。与现有技术相比，本发明在现有的电压转换器的基础上增设有锁存电路，在第一电压域的电压源关闭时，该锁存电路将输出节点的电压锁存在第一电压域关闭前的电压值，从而达到避免第二电压域电路漏电，确定输出信号的目的。
【IPC分类】H03K17/687
【公开号】CN105515560
【申请号】CN201610056353
【发明人】陆敏
【申请人】灿芯半导体(上海)有限公司
【公开日】2016年4月20日
【申请日】2016年1月27日