基于flash的fpga配置控制方法、装置、flash以及fpga的制作方法
【技术领域】
[0001]本发明涉及可编程逻辑器件技术领域，尤其涉及一种基于FLASH的现场可编程门阵列(FPGA: FieId—ProgrammabIe Gate Array)配置控制方法、装置、FLASH以及FPGA。
【背景技术】
[0002]近年来FPGA发展十分迅速，而基于FLASH结构的FPGA，由于在低功耗、安全性、可靠性等方面的优势，在各领域应用广泛。传统的基于FLASH的FPGA配置方法，FLASH存放配置数据，FPGA以固定的起始地址和读取模式从FLASH读取配置数据。如图1所示，FLASH从地址O开始顺序存储配置数据，FPGA芯片上电后，FPGA的配置控制装置在时钟elk和FLASH片选信号fcs_b的同步控制下，从FLASH的地址O开始，通过FLASH的主设备输入从设备输出端口 mi so读取配置数据。
[0003]在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题:
[0004]由于FPGA从FLASH进行读取配置数据的起始地址和读取模式固定，制约了基于FLASH的FPGA配置方法的灵活性。
【发明内容】
[0005]本发明提供一种基于FLASH的FPGA配置控制方法、装置、FLASH以及FPGA，能够用较少的逻辑资源实现提高基于FLASH配置FPGA的灵活性。
[0006]第一方面，本发明提供一种基于FLASH的FPGA配置控制方法，所述FLASH存储有配置数据，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。所述方法包括:当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码;根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据
[0007]可选地，从所述FLASH的固定地址读取所述起始地址和所述操作码之后，所述方法还包括:将所述起始地址和所述操作码发送给FLASH。
[0008]可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
[0009]第二方面，本发明提供一种基于FLASH的FPGA配置控制装置，所述FLASH存储有配置数据，FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。所述装置包括:第一读取模块，用于当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码;第二读取模块，用于根据所述操作码指定的读取模式，在所述FLASH中从所述配置数据的起始地址开始读取配置数据。
[0010]可选地，所述装置还包括发送模块，用于在所述第一读取模块从所述FLASH的固定地址读取所述起始地址和所述操作码之后，将所述起始地址和所述操作码发送给FLASH。
[0011]可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
[0012]第三方面，本发明提供一种FPGA，所述FPGA包括上述基于FLASH的FPGA配置控制方法。
[0013]第四方面，本发明提供一种FLASH，存储有配置数据，所述FLASH的固定地址还存储有所述配置数据的起始地址和读取模式的操作码。
[0014]可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。
[0015]本发明实施例提供的基于FLASH的FPGA配置控制方法、装置、FLASH以及FPGA^FLASH中增加存储配置数据的起始地址和操作码，使得FPGA根据操作码指定的读取模式，在FLASH中从该配置数据的起始地址开始读取配置数据，能够用较少的逻辑资源实现基于FLASH配置FPGA的灵活性。
【附图说明】
[0016]图1为现有技术中FLASH与FPGA连接的结构示意图；
[0017]图2为本发明一实施例FLASH与FPGA连接的结构示意图；
[0018]图3为本发明一实施例基于FLASH的FPGA配置控制方法的流程图；
[0019]图4为本发明一实施例基于FLASH的FPGA配置控制装置的结构示意图。
【具体实施方式】
[0020]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0021 ] 本发明实施例提供一种FLASH，所述FLASH与FPGA相连。如图2所示，FPGA的时钟输出端口 cIk连接FLASH的时钟输入端口 ；FPGA的片选输出端口 f cs_b连接FLASH的片选端口 ；FPGA的输出端口 mo s i连接FLASH的主设备输出从设备输入端口 ； FPGA的输入端口 mi so连接FLASH的主设备输入从设备输出端口。其中，所述FLASH存储有配置数据，其固定地址还存储有所述配置数据的起始地址和读取模式的操作码。
[0022]可选地，所述FLASH从所述固定地址起顺序存储所述配置数据的起始地址、所述操作码以及所述配置数据。例如，FLASH从固定地址O开始顺序存储有配置数据的起始地址ADDR、操作码OPCODE以及配置数据。
[0023]本发明实施例还提供一种基于如图2所示的FLASH的FPGA配置控制方法，如图3所示，所述方法包括:
[0024]Sll、当FPGA上电后，从所述FLASH的固定地址读取所述起始地址和所述操作码。
[0025]其中，当FPGA芯片上电后，FPGA在时钟elk和FLASH片选信号&8_13的同步控制下，从FLASH的地址O开始，通过FLASH的主设备输入从设备输出端口 mi so顺序读取起始地址ADDR、操作码 OPCODE。
[0026]优选的，FPGA读取出操作码OP⑶DE后，通过FLASH的主设备输出从设备输入端口mosi将起始地址ADDR和操作码