摆率自校准驱动电路、驱动器摆率校准电路及其校准方法
【技术领域】
[0001] 本发明属于电子电路技术领域，更具体地，设及一种摆率自校准驱动电路、驱动器 摆率校准电路及其校准方法，能使电子器件驱动器的输出信号摆率自适应且精确地调节到 目标值。
【背景技术】
[0002] 电子器件驱动器通常被用于器件之间的信号传送，所要传送的信号具有摆率的要 求，即信号在不同器件之间进行转换的速率，驱动器需要根据摆率的要求进行设计。电子器 件的性能受工艺，溫度和电源电压的影响非常明显，实际工作中，驱动器的摆率可能与设计 要求的值有很大的偏差。当驱动器输出信号的实际摆率大于设计要求的摆率时，驱动器发 出的高速信号会散发出更多的电磁福射，运些电磁干扰化MI)会影响其它元件或电路的正 常工作，导致其它元件工作过程中的数据损失或性能下降；而当驱动器输出信号的实际摆 率小于设计要求的摆率时，可能会延长信号在不同信号电平之间的转换时间，而影响器件 的工作频率。因此，高速数据通信协议，例如USB3.0、SATA3、PCIE2等都对发射机等的驱动器 摆率提出了要求。因此，有必要提出一种可自动调整驱动器输出信号摆率的电路，使输出信 号的摆率与目标摆率一致。
【发明内容】
[0003] 针对现有技术的W上缺陷或改进需求，本发明提供了一种摆率自校准驱动电路、 驱动器摆率校准电路及其校准方法，能使驱动器输出信号的摆率自适应地调整至目标摆 率，且摆率校准的精度高，有效克服了工艺、溫度和电源变化给驱动器输出信号的摆率带来 的偏差，使电子器件更加稳定、高效地工作。
[0004] 为实现上述目的，按照本发明的一个方面，提供了一种驱动器摆率校准电路，其特 征在于，包括第一比较器、第二比较器、第一振荡/延时模块、第二振荡/延时模块、鉴相器和 计数器;其中，所述第一比较器的第一输入端用于连接驱动器的输出端，所述第一比较器的 第二输入端用于输入第一参考电平REF1，所述第一比较器的输出端通过第一传输口连接所 述第一振荡/延时模块的输入端;所述第二比较器的第一输入端用于连接驱动器的输出端， 所述第二比较器的第二输入端用于输入第二参考电平REF2,所述第二比较器的输出端通过 第二传输口连接所述第二振荡/延时模块的输入端;所述第一振荡/延时模块的输出端和所 述第二振荡/延时模块的输出端通过所述鉴相器连接所述计数器，所述计数器的输出端用 于连接驱动器；
[0005] 所述第一振荡/延时模块包括由奇数个反相延迟单元串联构成的第一延时链和与 所述第一延时链并联的第=传输口，所述第二振荡/延时模块包括由奇数个反相延迟单元 串联构成的第二延时链和与所述第二延时链并联的第四传输口；所述第一振荡/延时模块 用于使所述第一比较器的输出信号产生延迟量Tl,还用于复用为第一环形振荡器，通过调 节第一环形振荡器的输出频率对延迟量Tl进行校准，所述第二振荡/延时模块用于使所述 第二比较器的输出信号产生延迟量T2,还用于复用为第二环形振荡器，通过调节第二环形 振荡器的输出频率对延迟量T2进行校准。
[0006] 优选地，第一参考电平REFl预设为驱动器的输出信号的目标摆率的起始电压，第 二参考电平REF2预设为驱动器的输出信号的目标摆率的终止电压;所述鉴相器用于在所述 第一振荡/延时模块和所述第一振荡/延时模块的输出信号存在相位差时，根据相位差的大 小，控制所述计数器递增计数或递减计数;所述驱动器摆率校准电路根据所述计数器的计 数值调整驱动器的驱动强度，将驱动器的输出信号摆率调节至目标值
[0007] 优选地，在所述第一比较器较所述第二比较器先发生跳变时，设定延迟量Tl大于 延迟量T2 ;在所述第二比较器较所述第一比较器先发生跳变时，设定延迟量T2大于延迟量 Tio
[0008] 优选地，通过调整流入第一延时链的反相延迟单元的电源端口的电流大小，调节 第一环形振荡器的输出频率;通过调整流入第二延时链的反相延迟单元的电源端口的电流 大小，调节第二环形振荡器的输出频率。
[0009] 按照本发明的另一方面，提供了一种摆率自校准驱动电路，其特征在于，包括驱动 器和上述驱动器摆率校准电路。
[0010] 优选地，所述驱动器包括多相位时钟产生器和并联的多个驱动器单元，所述并联 的多个驱动器单元的输入端用作所述驱动器的输入端，用于输入需要传送的信号源，所述 并联的多个驱动器单元的输出端用作所述驱动器的输出端，所述计数器的输出端连接所述 多相位时钟产生器的输入端，所述多相位时钟产生器的多个输出端分别连接所述多个驱动 器单元的使能端;所述多相位时钟产生器用于根据所述计数器的计数值产生不同相位的时 钟信号，W控制所述多个驱动器单元开启或关闭。
[0011] 优选地，通过所述计数器的计数值控制生成的不同相位的时钟信号的数量，进而 控制开启的驱动器单元的数量，使对应的驱动器单元依次开启，从而调节所述驱动器的输 出信号摆率。
[0012] 按照本发明的又一方面，提供了一种用上述驱动器摆率校准电路进行摆率校准的 方法，其特征在于，包括如下步骤：
[0013] (1)使第一传输口关断，第=传输口导通，第一振荡/延时模块构成第一环形振荡 器，使第二传输口关断，第四传输口导通，第二振荡/延时模块构成第二环形振荡器，通过调 节第一环形振荡器和第二环形振荡器的输出频率差，校准第一延时链和第二延时链的延时 差；
[0014] (2)将驱动器的输出信号分别输入至第一比较器的第一输入端和第二比较器的第 一输入端，向第一比较器的第二输入端输入第一参考电平REFl，第二比较器的第二输入端 输入第二参考电平;其中，第一参考电平REFl为驱动器输出信号的目标摆率的起始电压，第 二参考电平REF2为驱动器输出信号的目标摆率的终止电压；
[0015] (3)使第一传输口和第二传输口导通，第=传输口和第四传输口关断，利用第一延 时链使第一比较器的输出信号产生延迟量Tl,利用第二延时链使第二比较器的输出信号产 生延迟量T2;
[0016] (4)在第一延时链和第二延时链的输出信号存在相位差时，根据相位差大小，控制 计数器递增计数或递减计数；
[0017] (5)根据计数器的计数值调整驱动器的驱动强度，将驱动器的输出信号摆率调整 至
[0018] 按照本发明的又一方面，提供了一种上述摆率自校准驱动电路进行摆率校准的方 法，其特征在于，包括如下步骤：
[0019] (1)使第一传输口关断，第=传输口导通，第一振荡/延时模块构成第一环形振荡 器，使第二传输口关断，第四传输口导通，第二振荡/延时模块构成第二环形振荡器，通过调 节第一环形振荡器和第二环形振荡器的输出频率差，校准第一延时链和第二延时链的延时 差；
[0020] (2)将驱动器的输出信号分别输入至第一比较器的第一输入端和第二比较器的第 一输入端，向第一比较器的第二输入端输入第一参考电平REFl，第二比较器的第二输入端 输入第二参考电平;其中，第一参考电平REFl为驱动器输出信号的目标摆率的起始电压，第 二参考电平REF2为驱动器输出信号的目标摆率的终止电压；
[0021] (3)使第一传输口和第二传输口导通，第=传输口和第四传输口关断，利用第一延 时链使第一比较器的输出信号产生延迟量Tl,利用第二延时链使第二比较器的输出信号产 生延迟量T2;
[0022] (4)在第一延时链和第二延时链的输出信号存在相位差时，根据相位差大小，控制 计数器递增计数或递减计数；
[0023] (5)多相位时钟产生器根据计数器的计数值调整产生的不同相位的时钟信号的数量， 使对应数量的驱动器单元依次开启，从而将驱动器的输出信号摆率调整至：
[0024] 总体而言，通过本发明所构思的W上技术方案与现有技术相比，具有W