闭，节点S3仍处 于"0"状态，使得晶体管P5仍处于打开状态，晶体管N2也处于打开状态，从而使节点Sl就由 "r状态下拉到初始的"0"状态。
[0036] 当节点S2由T'状态被翻转到"0"状态的时候，晶体管P4被打开，晶体管N2被关闭， 但由于节点S3仍处于"0"状态，晶体管N3-直保持关闭状态，而晶体管P5-直保持打开状 态，从而使节点S2就由"0"状态上拉到初始的"r状态。
[0037] 由上述分析可知，存储单元对单粒子翻转SKJ可W实现完全自恢复。
[0038] 当输出Q发生SKJ时，节点S3和S3b将通过Muller C单元使得输出Q恢复到正确值。
[0039] 本发明设计的加固锁存器主要针对两个敏感节点进行抗福射加固。
[0040] 图4、表一所示的分别是Muller C单元的晶体管结构和真值表，由图5可知，当 Muller C单元的两个输入不同时，C单元将保持原有状态不变。
[0041] 当发生翻转的两个节点位于一个存储单元中时，由于另一个存储单元锁存了正确 的值，根据Muller C单元的特性可知，输出Q仍保持原有的正确值。
[0042] 当发生翻转的两个节点位于不同的存储单元时，由于存储单元对单粒子翻转可W 实现完全自恢复，输出Q仍保持正确值。
[0043] 从W上分析可知，当单个敏感节点发生翻转时，锁存器总能实现自恢复来避免锁 存错误数据；当两个敏感节点发生翻转时，由于其自恢复特性和Muller C单元的特性，锁存 器也能输出正确值。因此，本发明提出的加固锁存器，不仅对单粒子单节点翻转能够完全自 恢复，还能对单粒子多节点翻转能够完全容忍，从而提高了系统的可靠性。
【主权项】
1. 一种基于双模冗余的抗单粒子多节点翻转加固锁存器，其特征在于:包括一个输入 模块(1)，两个存储单元MCI、MC2，一个4管Mul ler C单元(2);所述输入模块(1)由4个PMOS晶 体管和1个反相器构成;所述2个存储单元MCI和MC2的结构相同，其中每个存储单元由6个 PMOS晶体管和4个NMOS晶体管构成;Muller C单元(2)由两个PMOS晶体管和两个NMOS晶体管 构成;输入模块(1)的输出端与存储单元MC1、MC2连接，存储单元MC1、MC2分别与Muller C单 元(2)的两个输入端连接。2. 根据权利要求1所述的一种基于双模冗余的抗单粒子多节点翻转加固锁存器，其特 征在于：所述输入模块的4个PMOS晶体管分别为晶体管P7、晶体管P8、晶体管P7b、晶体管 P8b，反相器的输入端接入输入信号D信号;反相器的输出端与晶体管P7b、晶体管P8b的源极 连接;晶体管P7、晶体管P8的源极接入输入信号D信号；晶体管P7、晶体管P8、晶体管P7b、晶 体管P8b的栅极接入时钟信号CLKB连接;晶体管P7、晶体管P8、晶体管P7b、晶体管P8b的衬底 接入电源VDD。3. 根据权利要求1或2所述的一种基于双模冗余的抗单粒子多节点翻转加固锁存器，其 特征在于:所述构成存储单元MCI的6个PMOS晶体管和4个NMOS晶体管，分别为晶体管P1、晶 体管P2、晶体管P3、晶体管P4、晶体管P5、晶体管P6、晶体管N1、晶体管N2、晶体管N3、晶体管 N4;所述构成存储单元MC2的6个PMOS晶体管和4个匪0S晶体管，分别为晶体管Plb、晶体管 P2b、晶体管P3b、晶体管P4b、晶体管P5b、晶体管P6b、晶体管Nib、晶体管N2b、晶体管N3b、晶 体管N4b;晶体管P1、晶体管P3、晶体管P5、晶体管P6、晶体管P1 b、晶体管P3b、晶体管P5b、晶 体管P6b的源极接入电源VDD;晶体管N2、晶体管N4、晶体管N2b、晶体管N4b的源极接地GND; 晶体管P1、晶体管P2、晶体管P3、晶体管P4、晶体管P5、晶体管P6、晶体管Plb、晶体管P2b、晶 体管P3b、晶体管P4b、晶体管P5b、晶体管P6b的衬底接入电源VDD;晶体管N1、晶体管N2、晶体 管N3、晶体管N4、晶体管Nib、晶体管N2b、晶体管N3b、晶体管N4b的衬底接地GND; 晶体管P1的漏极和晶体管P2的源极连接，晶体管P2的漏极和晶体管N1的漏极连接，晶 体管N1的源极和晶体管N2的漏极连接；晶体管P3的漏极和晶体管P4的源极连接，晶体管P4 的漏极和晶体管N3的漏极连接，晶体管N3的源极和晶体管N4的漏极连接；晶体管P1的漏极 同时与晶体管P3的栅极、晶体管P5的栅极、晶体管N3的栅极、晶体管P7b的漏极连接，将该连 接点称为节点S3;晶体管P3的漏极同时与晶体管P1的栅极、晶体管P6的栅极、晶体管N1的栅 极、晶体管P7的漏极连接，将该连接点称为节点S4;晶体管P2的栅极同时与晶体管N4的栅 极、晶体管N2的漏极、晶体管P6的漏极连接，将该连接点称为节点S1;晶体管P4的栅极同时 与晶体管N2的栅极、晶体管N4的漏极、晶体管P5的漏极连接，将该连接点称为节点S2; 晶体管Plb的漏极和晶体管P2b的源极连接，晶体管P2b的漏极和晶体管Nib的漏极连 接，晶体管Nib的源极和晶体管N2b的漏极连接;晶体管P3b的漏极和晶体管P4b的源极连接， 晶体管P4b的漏极和晶体管N3b的漏极连接，晶体管N3b的源极和晶体管N4b的漏极连接；晶 体管P1 b的漏极同时与晶体管P3b的栅极、晶体管P5b的栅极、晶体管N3b的栅极、晶体管P8b 的漏极连接，将该连接点称为节点S3b;晶体管P3b的漏极同时与晶体管Plb的栅极、晶体管 P6b的栅极、晶体管Nib的栅极、晶体管P8的漏极连接，将该连接点称为节点S4b;晶体管P2b 的栅极同时与晶体管N4b的栅极、晶体管N2b的漏极、晶体管P6b的漏极连接，将该连接点称 为节点Slb;晶体管P4b的栅极同时与晶体管N2b的栅极、晶体管N4b的漏极、晶体管P5b的漏 极连接，将该连接点称为节点S2b;节点S3、节点S3b分别连接Muller C单元的两个输入端， Mu 11 er C单元的输出端作为本锁存器的输出端Q。4.根据权利要求3所述的一种基于双模冗余的抗单粒子多节点翻转加固锁存器，其特 征在于:所述Muller C单元由两个PMOS晶体管和两个NMOS晶体管构成;两个PMOS晶体管分 别为晶体管P9和晶体管P10;两个NMOS晶体管分别为晶体管N5和晶体管N6;其中，晶体管P9 的栅极与晶体管N5的栅极相连接，晶体管P9的栅极与晶体管N5栅极之间的节点为C单元电 路的第一信号输入端IN1;晶体管P9的漏极与晶体管P10的源极相连接;晶体管P10的栅极与 晶体管N6的栅极相连接，晶体管P10的栅极与晶体管N6栅极之间的节点为C单元电路的第二 信号输入端IN2;晶体管P10的漏极与晶体管N5的漏极相连接，晶体管P10的漏极与晶体管N5 的漏极之间的节点为C单元电路的信号输出端；晶体管N5的衬底接地;晶体管N5的源极与晶 体管N6的漏极相连接，晶体管N6的源极以及晶体管N6的衬底均接地；晶体管P9的源极、晶体 管P9的衬底和晶体管P10的衬底分别与电源VDD相连接。
【专利摘要】本发明公开了一种基于双模冗余的抗单粒子多节点翻转加固锁存器，涉及抗辐射集成电路设计领域，包括一个输入模块（1），两个结构相同的存储单元MC1、MC2，一个4管Muller？C单元（2）。本发明对单粒子单节点翻转能够实现完全自恢复，并且对单粒子多节点翻转能够完全容忍，从而提高了系统的可靠性。
【IPC分类】H03K19/003
【公开号】CN105577161
【申请号】CN201510969571
【发明人】黄正峰, 付俊超, 梁华国, 欧阳一鸣, 易茂祥, 闫爱斌, 许晓琳, 方祥圣
【申请人】合肥工业大学
【公开日】2016年5月11日
【申请日】2015年12月21日