用于欠压检测器的方法和装置的制造方法
【专利说明】用于欠压检测器的方法和装置
[0001]相关申请的交叉引用
[0002]本申请要求于2014年12月11日提交的美国临时专利申请第62/090，696号的优先权，该申请通过引用整体合并于此。
技术领域
[0003]本申请总体上涉及低电压检测电路，并且更具体地涉及一种用于检测超低欠压斜坡(ramp)的低功率检测器。
【背景技术】
[0004]上电复位(POR)电路是混合信号设备的整体部分。随着对低功率模拟电路的连续推力，零功率POR被广泛地用于混合信号电路中。零功率POR在以低功耗为目标的电路中极其受欢迎。在加电时，集成电路上的数字状态机可以处于未限定的状态。在上电过程中该数字状态机的逻辑处于已知状态是重要的。POR电路被用于在上电时复位该数字状态机，以确保该数字状态机从已知状态开始。
[0005]此外，在该集成电路的操作过程中，如果该集成电路的电源下降到某一阈值，该集成电路的可靠操作可能会受到威胁。该场景被称为欠压(brown out)情况。检测器电路被用于设置该阈值以及触发POR电路以复位该集成电路。为了零功率解决方案，该检测器电路也需要消耗零静态功率。大多数SoC(片上系统)也不支持具有更低斜坡速率的欠压情况。其他SoC的燃烧充分的静态功率以便支持欠压情况。
【发明内容】
[0006]根据本申请的一个方面，提供一种检测器。该检测器包括预充电电路。该预充电电路接收电源电压。预充电比较器耦合至该预充电电路并且接收该电源电压。该预充电比较器在过渡节点处生成过渡信号。该过渡信号的斜率大于该电源电压的斜率。第一二极管接法晶体管接收该电源电压。第一电容器耦合至该第一二极管接法晶体管。逆变器耦合至该第一二极管接法晶体管并且在该电源电压低于阈值电压时生成使能信号。
【附图说明】
[0007]图1展示了上电复位(POR)电路的示意图；
[0008]图2展示了欠压检测器的示意图；
[0009]图3展示了图2中所示的欠压检测器的瞬态操作；
[0010]图4展示了根据一个实施例的检测器的示意图；
[0011]图5根据一个实施例展示了图4中所示的检测器的瞬态操作；
[0012]图6是根据一个实施例展示一种方法的流程图；以及
[0013]图7根据一个实施例展不了一种设备。
【具体实施方式】
[0014]图1展示了上电复位(POR)电路100的示意图。该POR电路100耦合至集成电路102。该POR电路100包括电源监测器104、锁存器106、启动电路108、欠压检测器110以及或门(0R门)112。该欠压检测器110接收电源电压VDD 114。
[0015]锁存器106耦合在启动电路108两端。OR门112耦合至欠压检测器110以及锁存器106。电源监测器104接收电源电压VDD 114以及OR门112的输出。集成电路102耦合至电源监测器104。
[0016]现在解释图1所示的POR电路100的操作。POR电路100被用于检测电源电压VDD114。启动电路108确保当检测到电源电压VDD 114时该POR电路100被激活。当电源电压VDD 114开始斜降(ramping)时，启动电路108向OR门112提供逻辑高(或逻辑‘I’ )信号。
[0017]欠压检测器110的输出被设置为逻辑低(或逻辑‘0’ )。因此，OR门112的输出是逻辑高信号。在电源监测器104的使能端口 EN处接收来自OR门112的逻辑高信号。该逻辑高信号激活电源监测器104。
[0018]当电源电压VDD 114大于阈值电压时，电源监测器104的输出变为逻辑高。在该电源监测器104的输出端口 OP处于生成逻辑高信号。该逻辑高信号是由POR电路100生成的复位信号116。由集成电路102接收该复位信号116。该复位信号116清除存储在集成电路102上的任何数字逻辑。因此，复位信号116复位集成电路102。
[0019]该复位信号116也被锁存器106接收。由于该复位信号116是逻辑高信号，因此锁存器106的输出过渡到逻辑低。来自锁存器106的逻辑低信号被提供给OR门112。由于欠压检测器110的输出被设置为逻辑低，因此OR门112的输出是逻辑低信号。该逻辑低信号停用电源监测器104。
[0020]结果，POR电路100中的任何静态功耗被禁用。因此，POR电路100过渡到零功率模式。然而，当POR电路100过渡到零功率模式时，锁存器106保持复位信号116处于逻辑高并且集成电路102不受影响。
[0021]由于电源监测器104被停用，因此POR电路100不能够监测电源电压VDD 114。在欠压情况期间，电源电压VDD 114过渡到小于阈值电压的电压。当检测到欠压情况时，欠压检测器110被用于激活电源监测器104。
[0022]一旦检测到欠压情况，欠压检测器110的输出过渡到逻辑高。OR门112从欠压检测器I1接收逻辑高信号并且从锁存器106接收逻辑低信号。因此，OR门112的输出是激活电源监测器104的逻辑高信号。电源监测器104追踪电源电压VDD 114。当电源电压VDD114大于阈值电压时，电源监测器104生成复位信号116以便将集成电路102复位。
[0023]总之，在欠压情况期间，电源电压VDD 114过渡到小于阈值电压的电压并且此后在非常短的持续时间内过渡到大于阈值电压的电压。当不存在欠压检测器I1时，POR电路100不能检测到欠压情况。这损坏了集成电路102上的数字逻辑，并且因此该集成电路102丧失其功能性。
[0024]为了使POR电路100为零静态功耗P0R，需要欠压检测器110具有零静态功率。因此，为了使POR电路100处于零功率模式，需要节能的欠压检测器。
[0025]图2展示了欠压检测器200的示意图。欠压检测器200包括第一二极管接法晶体管P1202、第一电容器C1204以及逆变器210。第一二极管接法晶体管P1202包括PMOS晶体管，该PMOS晶体管的栅极端子耦合至漏极端子。该PMOS晶体管的源极端子耦合至电源电压 VDD 214。
[0026]逆变器210包括第一 PMOS晶体管P4 206以及第一 NMOS晶体管N4208。第一 PMOS晶体管P4 206以及第一 NMOS晶体管N4 208中的每一个晶体管的栅极端子耦合至电源电压VDD 214。第一 PMOS晶体管P4 206的源极端子耦合至第一电容器Cl 204。
[0027]第一 NMOS晶体管N4 208的源极端子耦合至接地端子GND。第一 PMOS晶体管P4206的漏极端子耦合至第一 NMOS晶体管N4 208的漏极端子以便生成使能信号212。该使能信号212类似于由欠压检测器110生成并提供给OR门112(图1中所示)的信号。
[0028]第一电容器Cl 204的一端耦合至第一二极管接法晶体管Pl 202并且耦合至第一PMOS晶体管P4 206。该第一电容器Cl 204的另一端耦合至接地端子GND。
[0029]现在解释图2中所示的欠压检测器200的操作。在正常操作过程中，当电源电压VDD 214高于阈值电压时，第一电容器Cl 204通过第一二极管接法晶体管Pl 202被充电到电源电压VDD。只要电源电压VDD 214高于阈值电压，逆变器210就保持停用。因此，欠压检测器200处于零功率模式。
[0030]在欠压情况期间，电源电压VDD 214过渡到小于阈值电压的电压。当电源电压VDD214小于阈值电压时，第一二极管接法晶体管Pl 202被反向偏置。因此，第一电容器Cl 204与电源电压VDD 214隔离。
[0031]第一电容器Cl 204用作到逆变器210的伪电源。当电源电压VDD 214过渡到低于逆变器210的阈值时，使能信号212过渡到逻辑高信号，并且因此检测到欠压情况。结合图3进一步对欠压检测器200的操作进行解释。
[0032]图3展示了欠压检测器200的瞬态操作。结合图2所示的欠压检测器200对该图进行解释。波形‘A’展示了电源电压VDD 214，而波形‘B’展示了第一电容器Cl 204两端的电压。波形‘C’展示了通过逆变器210的争用电流，而波形‘D’展示了使能信号212。
[0033]当电源电压VDD 214变得低于阈值电压时，如波形A所示，当第一 PMOS晶体管P4206和第一 NMOS晶体管N4208都处于有效区域时，达到一种状态使得流经这些晶体管到接地端子GND的争用电流增加。这由波形C展示。
[0034]该争用电流导致第一电容器Cl 204中的电量的损失。结果，第一电容器Cl 204两端的电压减小，这在波形B中示出。如图所示，当电源电压VDD 214变得低于阈值电压时，观察到电容器Cl 204两端的电压的下降(波形B)。
[0035]针对第一电容器Cl 204的给定值，第一电容器Cl 204的放电限制了可检测欠压的斜坡时间。因此，为了检测具有较缓斜坡的欠压，需要较大值的第一电容器Cl 204。因此，欠压检测器200由第一电容器Cl 204的数值限制以用于欠压检测。
[0036]在大多数SoC中，片外电容器的存在倾向于减缓电源电压VDD 214的斜坡速率。这进而需要欠压检测器200支持更低的斜坡速率。对更低斜坡速率的支持对于大多数的混合信号SoC是至关重要。
[0037]由于在电源电压VDD 214上存在外部解耦电容器(de-capacitor)，因此欠压斜坡时间是毫秒量级。在例如消耗ImA并具有10 μ F的外部解耦电容器的SoC中，电源电压VDD21