.3。在本文件中，纵横比被定义为通路的高度和直径的比值（=h/d)。
[0038] 在一个实施例中，在第二绝缘材料之上布置至少一个导电图案。
[0039] 在一个实施例中，至少一个部件是无源部件、微电路、半导体部件、或任意其他类 型的部件。
[0040] 通过本发明的实施例获得了明显的优势。可W根据本发明的某些实施例制作具有 至少一个内嵌在绝缘层中的部件的电子模块。通过本发明，可W构造具有高接触密度的模 块。电子模块的多个层非常薄，因此生成薄模块。该制备方法允许使用通路方法实现电接 触。可W例如借助于化学或电化学生长方法实现接触，在运种情况下可W实现导体图案和 部件之间的接触的良好的电性能。也可W通过首先使用化学方法生长薄层，随后使用较廉 价的电化学方法继续生长。节约成本的制备方法改善了电子模块的质量并且提供了较好的 收益率。
[0041] 可W在附接部件或继续制作过程之前检查通路开口相对于图案的对齐。因此避免 了通过将昂贵的部件粘合至不期望的位置来放置昂贵的部件。此外，在部件组装之前完成 图案并检查，因此可W避免将部件组装成缺陷图案。
【附图说明】
[0042] 为了更全面地理解本发明的特定实施例及其优势，现参照下面的描述并结合附图 进行说明。在附图中：
[0043] 图1示出了根据第一实施例的电子模块的第一制备步骤的示意图；
[0044] 图2示出了根据第一实施例的电子模块的第二制备步骤的示意图；
[0045] 图3示出了根据第一实施例的电子模块的第=制备步骤的示意图；
[0046] 图4示出了根据第一实施例的电子模块的第四制备步骤的示意图；
[0047] 图5示出了根据第一实施例的电子模块的第五制备步骤的示意图；
[0048] 图6示出了根据第一实施例的电子模块的第六制备步骤的示意图；
[0049] 图7示出了根据第一实施例的电子模块的第屯制备步骤的示意图；
[0050] 图8示出了根据第一实施例的电子模块的第八制备步骤的示意图；
[0051] 图9示出了根据第一实施例的电子模块的第九制备步骤的示意图；
[0052] 图10示出了根据第一实施例的电子模块的第十制备步骤的示意图；
[0053] 图11示出了根据第二实施例的电子模块的第一制备步骤的示意图；
[0054] 图12示出了根据第二实施例的电子模块的第二制备步骤的示意图；
[0055] 图13示出了根据第二实施例的电子模块的第S制备步骤的示意图；
[0056] 图14示出了根据第二实施例的电子模块的第四制备步骤的示意图；
[0057] 图15示出了根据第二实施例的电子模块的第五制备步骤的示意图；
[0058] 图16示出了根据第二实施例的电子模块的第六制备步骤的示意图；
[0059] 图17示出了根据第二实施例的电子模块的第屯制备步骤的示意图；
[0060] 图18示出了根据第二实施例的电子模块的第八制备步骤的示意图；
[0061] 图19示出了根据第二实施例的电子模块的第九制备步骤的示意图；
[0062] 图20示出了根据第二实施例的电子模块的第十制备步骤的示意图；
[0063] 图21示出了根据第S实施例的电子模块的第一制备步骤的示意图；
[0064] 图22示出了根据第=实施例的电子模块的第二制备步骤的示意图；
[0065] 图23示出了根据第=实施例的电子模块的第=制备步骤的示意图；
[0066] 图24示出了根据第S实施例的电子模块的第四制备步骤的示意图；
[0067] 图25示出了根据第=实施例的电子模块的第五制备步骤的示意图；
[0068] 图26示出了根据第=实施例的电子模块的第六制备步骤的示意图；
[0069] 图27示出了根据第S实施例的电子模块的第屯制备步骤的示意图；
[0070] 图28示出了根据第=实施例的电子模块的第八制备步骤的示意图；
[0071] 图29示出了根据第四实施例的电子模块的示意图；W及
[0072] 图30示出了根据第五实施例的电子模块的示意图。
【具体实施方式】
[0073] 在图1、图11和图21中示出了根据本发明的第一、第二或第S实施例的电子模块1 的第一制备步骤的示意图。在该第一步骤中，导电释放层3被布置在导电锥2之上。导电锥2 可W例如是由铜制成。导电锥2和释放层3构成用于电子模块1的后续制备过程的步骤的载 体。需要导电释放层3和导电锥2的导电属性来将电解生长所需的电流传导至在该制备方法 的稍后阶段会生长导体材料的区域。
[0074] 在图2和图12中示出了根据本发明的第一或第二实施例的电子模块1的第二制备 步骤的示意图。在释放层3之上布置第一抗蚀剂层4，其形成通路开口 5。接着，导体材料的生 长W运样的方式进行:第一抗蚀剂层4的厚度小于或者大于所生长的导体材料的厚度，其中 所述导体材料例如为铜、侣、锋、儀、金、铁或铁，或前述金属中的两个或更多个的组合。电解 生长导体材料层发生在已经从其中去除了抗蚀剂的区域或者没有施加抗蚀剂的区域中。
[0075] 在图3中示出了根据本发明的第一实施例的电子模块1的第=制备步骤的示意图。 W第二抗蚀剂层6的第一表面18面向第一抗蚀剂层4的方式布置第二抗蚀剂层6,其形成有 图案和通路开口 5。将第二抗蚀剂层6的通路开口 5布置为使得它们的位置与第一抗蚀剂层4 的通路开口 5的位置一致。因此，第一和第二抗蚀剂层4、6的通路开口 5形成联合的通路开口 5。接着，导体材料的生长W运样的方式进行:第二抗蚀剂层6的厚度小于或者大于所生长的 导体材料的厚度。导体材料并不一定需要与在第二制备步骤中使用的导体材料相同，也可 W是其他替代材料或组合的其中之一。在该制备方法的后期，会例如通过等离子刻蚀或激 光烧蚀来去除通孔开口 5中的材料。第二抗蚀剂层6的其余部分会被永久地包含在电子模块 1中。对于参与形成电接触的每个接触区域制作一个通路开口 5。被制作的通路开口 5的表面 面积可W大约与对应的接触区10的表面面积一样大。当然，也可W选择更小的、通路开口 5 的表面面积，或者在一些实施例中，通路开口5的表面面积可W略大于对应的接触区10的表 面面积。还可W在附接部件8或继续该制造过程之前对联合的通路开口 5的对齐进行检查。 例如，可W使用用于测量联合的通路开口 5的位置的2-D或3-D测量系统或X-射线测量系统 来对联合的通路开口 5的对齐进行检查。然后，借助于电子计算装置，可W根据相应的参考 信号或相应的参考值来检查测量信号或测量值，并且可W根据定义的容差值将测量信号或 测量值分类为"行(OK)"或"不行"。
[0076] 在图4中示出了根据本发明的第一实施例的电子模块1的第四制备步骤的示意图。 在第二抗蚀剂层6和生长的导体材料之上施加有粘结剂层7。可W分阶段且分层的方式来涂 抹粘结剂。可W仅在部件的区域中局部施加粘结剂7或者在整个表面全部施加粘结剂7。根 据一些特定实施例，不需要单独的粘结剂并且可W直接将部件附接至导体材料。在运种情 况下，在该部件和导体材料之间所有空白空间都会在后期制作绝缘层11时被填充。在一些 特定实施例中，可W优选地在第二抗蚀剂层6的第二表面19和所生长的导体材料上充足地 涂抹粘结剂W便粘结剂能填满在部件8和第二抗蚀剂层6之间剩余的全部空间。术语"粘结 剂"是指一种材料，通过运种材料可W将部件8附接到抗蚀剂层6和导体材料。在实施例中使 用的粘结剂7例如可W是环氧树脂。粘结剂层7的厚度例如在2皿到20皿的范围中，例如在化 m和15WI1之间。所使用的粘结剂7是W运样的方式进行选择的：所使用的粘结剂对于抗蚀剂 层6和导体材料W及部件8会具有足够的粘附力。粘结剂7的一个优选特性是合适的热膨胀 系数，使得在处理期间粘结剂的热膨胀不会和周围材料的热膨胀区别太大。根据一些实施 例，所选择的粘结剂具有短的硬化时间，例如最多几秒钟。根据另一些实施例，粘结剂7在该 时间内至少部分地硬化W便粘结剂7能将部件8固定在适当的位置。最终的硬化无疑会占据 更多时间并且甚至可W将最终的硬化安排为与后面的处理阶段一起进行。通常，粘结剂材 料为电绝缘材料。根据一些实施例，粘结剂7的电导率与绝缘层11的绝缘材料的电导率具有 相同的数量级。根据一些其他的实施例，所使用的粘结剂7可W具有与后期制做的绝缘层11 不同的其他介电特性，例如击穿强度或介电常数。
[OOW]在图5中示出了根据本发明的第一实施例的电子模块1的第五制备步骤的示意图。 在粘结剂层上放置并W运样的方式附接(例如通过胶合的方式）四个具有接触表面9和接触 区10的部件8:运四个部件8的接触表面9面向第二抗蚀剂层6的第二表面19并且运些部件的 接触区10的位置与联合的通路开口 5的位置一致，其中所述部件8例如为无源部件、微电路、 半导体部件或任何其他类型的部件。部件8可W在一侧或两侧具有接触区10。部件8的接触 区10可W例如是接触表面9上的平坦区域或者更通常为自部件8的接触表面9突出的接触突 起物，例如接触块。接触区10也可W在部件8的表面中凹